JPH0332043A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0332043A JPH0332043A JP16791989A JP16791989A JPH0332043A JP H0332043 A JPH0332043 A JP H0332043A JP 16791989 A JP16791989 A JP 16791989A JP 16791989 A JP16791989 A JP 16791989A JP H0332043 A JPH0332043 A JP H0332043A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- laid
- supply lines
- source supply
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マスタスライス方式の敷詰め型の集積回路装
置の製造に利用する。
置の製造に利用する。
本発明は、マスタスライス方式の敷詰め型集積回路装置
において、 格子状に布設される電源供給線の一方の方向のものはチ
ップの全体にわたって布設し、他の方向の電源供給線は
各機能実現セルにそれぞれ布設され、前記全体にわたっ
て布設される電源供給線に少なくとも一箇所で交わるこ
とにより、チップ上に一般の信号配線の収容効率を向上
しようとするものである。
において、 格子状に布設される電源供給線の一方の方向のものはチ
ップの全体にわたって布設し、他の方向の電源供給線は
各機能実現セルにそれぞれ布設され、前記全体にわたっ
て布設される電源供給線に少なくとも一箇所で交わるこ
とにより、チップ上に一般の信号配線の収容効率を向上
しようとするものである。
従来、マスタスライス方式の敷詰め型の集積回路装置の
電源供給線は、第３図に示すように２つの配線層によっ
て両配線層とも、チップ一様縦方向電源供給線２１およ
びチップ一様横方向電源供給線２２のように、チップ全
体にわたって一様に布設されていた。
電源供給線は、第３図に示すように２つの配線層によっ
て両配線層とも、チップ一様縦方向電源供給線２１およ
びチップ一様横方向電源供給線２２のように、チップ全
体にわたって一様に布設されていた。
しかし、前述した従来例のように、電源供給線を布設す
ると、チップ全体にわたって一様に布設されているので
、実際の機能の実現に関与しない基本セル上をこれらの
電源供給線が布設されることになり、一般の信号配線の
収容性を著しく低下させるという欠点がある。
ると、チップ全体にわたって一様に布設されているので
、実際の機能の実現に関与しない基本セル上をこれらの
電源供給線が布設されることになり、一般の信号配線の
収容性を著しく低下させるという欠点がある。
特に、集積回路装置が敷き詰め型のゲートアレイでは、
機能の実現に関与しない基本セルは敷詰め型でない従来
のチャンネル型のゲートアレイのものよりも多くなるの
で、前記の欠点は顕著なものになる。
機能の実現に関与しない基本セルは敷詰め型でない従来
のチャンネル型のゲートアレイのものよりも多くなるの
で、前記の欠点は顕著なものになる。
本発明は、この欠点を解決して、電源供給線に供される
チップの部分を少なくし、−級の信号配線の収容効率を
向上する集積回路装置を提供することを目的とする。
チップの部分を少なくし、−級の信号配線の収容効率を
向上する集積回路装置を提供することを目的とする。
本発明は、多数の電源供給線が２つの配線層に格子状に
布設されるマスタスライス方式の敷詰め型集積回路装置
において、格子状の一方向の各電源供給線はチップの全
体にわたり一様に布設され、格子状の他方向の各Ｎ源供
給線は機能を実現する基本セルに布設され一様に布設さ
れた各電源供給線との間に少なくとも一つの交叉点を備
えたことを特徴とする。
布設されるマスタスライス方式の敷詰め型集積回路装置
において、格子状の一方向の各電源供給線はチップの全
体にわたり一様に布設され、格子状の他方向の各Ｎ源供
給線は機能を実現する基本セルに布設され一様に布設さ
れた各電源供給線との間に少なくとも一つの交叉点を備
えたことを特徴とする。
電源供給線は、従来と同様に、二つの配線層を使用して
格子状に布設されるが、一つの配線層に布設される電源
供給線は、チップ全体にわたり一様に配置され、他の配
線層に布設される電源供給線は、実際の機能を実現する
基本セル上に配置され、かつ前記の一様に布設された電
源供給線と少なくとも一つ以上で交叉させる。このよう
に布設することにより一般の信号配線の収容効率が向上
する。前記の交叉点にはスルーホールを配置するので前
記基本セルに電源が供給される。
格子状に布設されるが、一つの配線層に布設される電源
供給線は、チップ全体にわたり一様に配置され、他の配
線層に布設される電源供給線は、実際の機能を実現する
基本セル上に配置され、かつ前記の一様に布設された電
源供給線と少なくとも一つ以上で交叉させる。このよう
に布設することにより一般の信号配線の収容効率が向上
する。前記の交叉点にはスルーホールを配置するので前
記基本セルに電源が供給される。
次に、本発明の実施例を図面を参照して説明する。第１
図は本発明第一実施例の説明図である。
図は本発明第一実施例の説明図である。
符号４は敷詰め型ゲートアレイの内部アレイ部であり、
実際の機能に関係する基本セルを含む機能実現ブロック
３Ａ〜３Ｇが、適当な場所に配置される。
実際の機能に関係する基本セルを含む機能実現ブロック
３Ａ〜３Ｇが、適当な場所に配置される。
ここで本発明の特徴とするところは、格子状の一方向に
平行な電源供給線は、チップ全体にわたり一様に布設さ
れたチップ一様縦方向電源供給線１であり、他の方向に
平行な横方向の部分電源供給線２は前記機能実現ブロッ
ク３Ａ〜３Ｇ上のみに布設され、少なくとも一点で前記
チップ一様縦方向電源供給線１と交叉点をもつ部分電源
供給線２を備えたことにある。また本図に示すように機
能実現ブロック３Ｇではその領域内にチップ一様縦方向
電源供給線がない場合は、その部分電源供給線２Ａは最
寄りのチップ一様縦方向電源供給線に延長され交叉点５
を有することにある。
平行な電源供給線は、チップ全体にわたり一様に布設さ
れたチップ一様縦方向電源供給線１であり、他の方向に
平行な横方向の部分電源供給線２は前記機能実現ブロッ
ク３Ａ〜３Ｇ上のみに布設され、少なくとも一点で前記
チップ一様縦方向電源供給線１と交叉点をもつ部分電源
供給線２を備えたことにある。また本図に示すように機
能実現ブロック３Ｇではその領域内にチップ一様縦方向
電源供給線がない場合は、その部分電源供給線２Ａは最
寄りのチップ一様縦方向電源供給線に延長され交叉点５
を有することにある。
第２図は、本発明第二実施例の説明図である。
本第二実施例において、横方向にチップ全体にわたって
一様にチップ一様横方向電源供給線１２が布設され、各
機能実現ブロック１３Ａ−１３Ｇにおいては、このチッ
プ一様横方向電源供給線１２より電源が供給できるよう
に部分的に縦方向の部分電源供給線１１が布設された場
合である。
一様にチップ一様横方向電源供給線１２が布設され、各
機能実現ブロック１３Ａ−１３Ｇにおいては、このチッ
プ一様横方向電源供給線１２より電源が供給できるよう
に部分的に縦方向の部分電源供給線１１が布設された場
合である。
以上説明したように、本発明では、従来の電源供給線の
布設に対し、いずれか一方の電源供給線は、チップ全体
に対し一様に布設するのではなく、実際の機能を実現す
る基本セルを含む機能実現ブロックの上のみに布設する
。
布設に対し、いずれか一方の電源供給線は、チップ全体
に対し一様に布設するのではなく、実際の機能を実現す
る基本セルを含む機能実現ブロックの上のみに布設する
。
以上説明したように本発明によれば、電源供給線に供さ
れるチップ上の部分が減少し、この部分を一般信号線の
配線に使用することができ、一般の信号配線の収容性を
あげるという効果がある。
れるチップ上の部分が減少し、この部分を一般信号線の
配線に使用することができ、一般の信号配線の収容性を
あげるという効果がある。
第１図は本発明第一実施例の説明図。
第２図は本発明第二実施例の説明図。
第３図は従来例の説明図。
１．２１・・・チップ一様縦方向電源供給線、２．２Ａ
、１１・・・部分電源供給線、３Ａ〜３Ｇ、１３Ａ〜１
３Ｇ１２３Ａ〜２３Ｇ・・・機能実現ブロック、４．１
４．２４・・・敷詰め型ゲートアレイ内部、５・・・交
叉点、１２．２２・・・チップ一様横方向電源供給線。 昂 ２ 図 従来例 、￥１３ 図
、１１・・・部分電源供給線、３Ａ〜３Ｇ、１３Ａ〜１
３Ｇ１２３Ａ〜２３Ｇ・・・機能実現ブロック、４．１
４．２４・・・敷詰め型ゲートアレイ内部、５・・・交
叉点、１２．２２・・・チップ一様横方向電源供給線。 昂 ２ 図 従来例 、￥１３ 図
Claims (1)
- 【特許請求の範囲】 １、多数の電源供給線が２つの配線層に格子状に布設さ
れるマスタスライス方式の敷詰め型集積回路装置におい
て、 前記格子状の一方向の各電源供給線はチップの全体にわ
たり一様に布設され、 前記格子状の他方向の各電源供給線は機能を実現する基
本セルに布設され前記一様に布設された各電源供給線と
の間に少なくとも一つの交叉点を備えた ことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791989A JPH0332043A (ja) | 1989-06-28 | 1989-06-28 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791989A JPH0332043A (ja) | 1989-06-28 | 1989-06-28 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332043A true JPH0332043A (ja) | 1991-02-12 |
Family
ID=15858488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16791989A Pending JPH0332043A (ja) | 1989-06-28 | 1989-06-28 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136380A (ja) * | 1991-11-13 | 1993-06-01 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
-
1989
- 1989-06-28 JP JP16791989A patent/JPH0332043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136380A (ja) * | 1991-11-13 | 1993-06-01 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39469E1 (en) | Semiconductor integrated circuit with mixed gate array and standard cell | |
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPH073840B2 (ja) | 半導体集積回路 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| JPH0332043A (ja) | 集積回路装置 | |
| JP4518289B2 (ja) | 半導体集積回路及び半導体集積回路の配線レイアウト方法 | |
| JPH0357245A (ja) | 半導体装置の製造方法 | |
| JP3098762B2 (ja) | 半導体集積回路装置 | |
| JPH02275653A (ja) | 半導体装置 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JP2620150B2 (ja) | 半導体集積回路装置における配線レイアウト方法 | |
| JP2907836B2 (ja) | 半導体集積回路 | |
| JPS6135536A (ja) | 半導体装置 | |
| JPS6355783B2 (ja) | ||
| JPH03203372A (ja) | 半導体装置 | |
| JPS61240652A (ja) | 半導体集積回路装置 | |
| JPS615545A (ja) | 半導体集積回路装置 | |
| JP2708180B2 (ja) | 半導体集積回路装置 | |
| JPH0475665B2 (ja) | ||
| JPS62128152A (ja) | 半導体集積回路装置 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPS6030151A (ja) | 集積回路の配線設計法 | |
| JPS6233441A (ja) | 半導体集積回路 | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JPS63273332A (ja) | 半導体集積回路装置の製造方法 |