JPH0332060A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0332060A
JPH0332060A JP16737889A JP16737889A JPH0332060A JP H0332060 A JPH0332060 A JP H0332060A JP 16737889 A JP16737889 A JP 16737889A JP 16737889 A JP16737889 A JP 16737889A JP H0332060 A JPH0332060 A JP H0332060A
Authority
JP
Japan
Prior art keywords
semiconductor device
impurity diffusion
diffusion layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16737889A
Other languages
English (en)
Inventor
Toshihiko Higuchi
俊彦 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16737889A priority Critical patent/JPH0332060A/ja
Publication of JPH0332060A publication Critical patent/JPH0332060A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、シリコンを用いた半導体装置において不純物
拡散層から配線を引き出すための電気的接続を取る箇所
(以下コンタクトホールと称す)の構造に関し、特にM
OSトランジスタに置けるソース電極及びサブストレー
ト電極からの配線を引き出す構造に関する。
[従来の技術] 従来の半導体装置における隣接する異なる導電型の不純
物拡散層からコンタクトホールを介して配線を引き出す
構造としては、特にMOSトランジスタのソース電極、
サブストレート電極のコンタクトホール形成の構造を一
例としてみると、第5図に示すように異なる導電型の不
純物拡散層のそれぞれにコンタクトホールを形成し配線
を引き出す構造か、または第6図に示すようにふたつの
不純物拡散層にまたがった形のコンタクトホールを形成
する構造になっていた。
[発明が解決しようとする課題及び目的]しかしながら
、前述の従来技術では、第一の導電型の不純物拡散層に
形成したコンタクトホールと第二の導電型の不純物拡散
層に形成したコンタクトホールの間隔やコンタクトホー
ルと素子分離までの間隔として一定の余裕を必要とし半
導体装置の微細化を難しくしていた。また第6図のよう
な異なる導電型を示す複数の不純物拡散層にまたがるよ
うな形のコンタクトホールを形成するとほかのコンタク
トホールと形が異なり開孔部の面積も大きくなるためフ
ォトリソ工程における最適な露光条件が難しくなりマス
クに対して加工後の寸法の変化もほかのコンタクトホー
ルと異なるためコンタクトホールと素子分離までの距離
やコンタクトホールと配線金属との重なり余裕を大きく
取る必要があり半導体装置の微細化ができないという問
題も有していた。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、隣接する異なる導電型
の拡散層とのコンタクトホールを半導体装置の微細化を
妨げることなく形成できる半導体装置の構造を提供する
ところにある。
[課題を解決するための手段] 本発明の半導体装置は、第一の導電型を示すシリコン半
導体基板と、前記半導体基板の一部に形成した第一の導
電型の不純物拡散層と、前記不純物拡散層に隣接して形
成した第二の導電型の不純物拡散層と、前記のふたつの
拡散層表面に延在した高融点金属層あるいは高融点金属
とシリコンの化合物層と、前記第二の不純物拡散層の領
域に形成した配線引出し部分からなることを特徴とする
また、MOSトランジスタにおける隣接するソースとサ
ブストレートに請求項1記載の構造を有することを特徴
とする。
[実施例] 第1図は本発明の半導体装置の構造を実施例として示し
た図であり、半導体基板中にP型不純物を含むシリコン
基板lの表面にシリコン酸化膜から成る素子分離領域4
と、シリコン基板のP型不純物濃度より濃い濃度にP型
不純物を拡散した領域2と同程度の濃い濃度にN型不純
物を拡散した領域3が隣接してシリコンの表面付近に形
成されている。このふたつの不純物拡散領域のシリコン
表面に延在して高融点金属からなる層あるいは高融点金
属とシリコンの化合物(以下シリサイドと称す)層5が
形成されている。高融点金属の一例としては、チタン、
タングステン、モリブデン、プラチナ、ニッケル、コバ
ルト等が挙げられるが、チタン・シリサイドについては
、シリコン酸化膜を主成分とする素子分離領域4以外の
シリコン表面にのみ自己整合的に形成する方法もある。
この半導体基板上に絶縁ll[6を形成し、前記不純物
拡散層から配線8を引き出すためのコンタクトホール7
を形成する。このコンタクトホールはN型不純物を拡散
した領域上に形成することにより本発明の半導体装置が
形成された。
次に本発明の半導体装置の構造をNチャンネルMOSト
ランジスタのソース電極とサブストレート電極部分に用
いて形成した場合を例に取って本発明を実施例として説
明する。第2図に示すようにP型不純物を含んだシリコ
ン基板1上にシリコン酸化膜からなる素子分離領域4と
薄いシリコン酸化膜からなるゲート絶縁膜9とゲート絶
縁膜上のゲート電極10と、素子分離領域及びゲート領
域以外のシリコン基板表面近傍に形成したN型不純物拡
散層からなるドレイン電極11とN型不純物拡散層から
なるソース電[i3°と隣接したP型不純物拡散層から
なるサブストレート電極2°が形成されている。シリコ
ン基板表面近傍に形成した不純物拡散層のシリコン表面
には、高融点金属層あるいは高融点金属のシリサイド層
5が形成され、ソース電極3°及びドレイン電極11の
領域からコンタクトホール7を介して金属配tIA8を
引き出している。
サブストレート電極2°には、シリコン基板表面に形成
した高融点金属層あるいは高融点金属のシリサイド層5
を介してソース電極3゛とシリコン基板を同電位にする
ための導通を取っている。このため全てのコンタクトホ
ールを同じ形、同じ大きさにできている。
またこのMOSトランジスタを動作させた場合の電流の
流れを図3に示す。MOSトランジスタのゲート電極1
0には、電圧は印加されるが電流はほとんど流れない。
これに対してドレイン電極11からソース電極3′には
ゲート直下のシリコン表面のチャンネル領域12を介し
て多くの電流が流れる。
又チャンネル領域12からシリコン基板1にも多少電流
が流れるがサブストレート電極2″によりこの電流を吸
収している。本発明の半導体装置に於いては、サブスト
レート電極への微少電流はシリコン基板表面に形成した
高融点金属層あるいは高融点金属のシリサイド層5を介
してソース電極3”のコンタクトホール7で導通を取っ
ている。
また本発明は、コンタクトホール7の下に高融点金属あ
るいは高融点金属のシリサイド5があるかどうかは限定
しないし、また高融点金属あるいは高融点金属のシリサ
イド5が不純物拡散層全面に渡って形成されているかど
うかも限定するものではない。すなわち本発明の半導体
装置は半導体基板と同じ第一の導電型の不純物拡散層2
と隣接して形成された第二の導電型の不純物拡散層3の
両方にまたがって形成した高融点金属あるいは高融点金
属のシリサイド5を有し、第二の導電型の不純物拡散層
上に形成したコンタクトホール7を有した構造を示すた
め、本発明をNチャンネルMOSトランジスタのソース
電極とサブストレート電極部分に用いた場合の他の実施
例として、第4図に示すようにサブストレート電極2゛
の領域とソース電極3′の領域にまたがった領域上に両
方の拡散層の電気的導通をとるための高融点金属あるい
は高融点金属のシリサイド5を形威し、ソース電極領域
上にコンタクトホール7を形成する。この構造によって
も本発明の半導体装置は形成される。
また以上述べてきたような本発明の構造と異なり、シリ
コン基板の不純物と同じ導電型の不純物拡散層であると
ころのサブストレート電極の領域に於いてコンタクトホ
ールを形成すると、ドレイン電極からソース電極へ流れ
る多くの電流は不純物拡散層中はPN接合ができている
ため流れないので、シリコン基板表面に形成した高融点
金属層あるいは高融点金属のシリサイド層を介して配線
に流れることになりこのMOSトランジスタに多くの寄
生抵抗を直列接続する結果となりトランジスタの性能を
引き出しにくくなるため半導体装置の構造としては不適
当である。
以上述べたように本発明の実施例により、半導体基板の
全面に渡りコンタクトホールを同じ形、同じ大きさで形
成できる。またMO3I−ランジスタのサブストレート
電極のように基板の電位を取るための領域に形成するコ
ンタクトホールをほとんどなくした半導体装置が完成す
る。
また本実施例では、NチャンネルMO8トランジスタを
例に取って説明してきたがPチャンネルMO8トランジ
スタの場合の様にN型不純物を含んだシリコン基板表面
近傍にN型不純物の拡散層からなるサブストレート電極
領域とP型不純物拡nIi層からなるソース電極領域を
形成し、高融点金属層あるいは高融点金属のシリサイド
層を形成した場合もソース電極領域にコンタクトホール
を形成するならば本発明の半導体装置を構成できる。
[発明の効果] 以上述べたように本発明の半導体装置の構造によれば、
半導体基板の全面に渡りコンタクトホールを同じ形、同
じ大きさで形成できるにする事ができるため、コンタク
トホール形成のためのフォトリソ工程に於ける露光量を
最適にし易く、形の変わったコンタクトホールや面積の
違うコンタクトホールが無いため、従来技術では必要と
されていたコンタクトホールと素子分離領域までの余裕
やコンタクトホールと金属配線の垂なり余裕を最少にで
きるという効果を有し、従来技術で不可能であった半導
体装置の微細化ができる。
また本発明によれば、MOSトランジスタのサブストレ
ート電極のように基板の電位を取るための領域に形成す
るコンタクトホールをほとんどなくした半導体装置が形
成できるため、この点に於いても個々のトランジスタを
小型化でき、また半導体装置全体としてのコンタクトホ
ール数も減少できるためコンタクトホール形成工程に於
けるパターン欠陥による不良を減少できるという効果も
有する。
【図面の簡単な説明】
第1図は、本発明の半導体装置の断面図。 第2図(a)及び(b)は、本発明の半導体装置を実1
mg4としてNチャンネルMOSトランジスタを形成し
た平面図と断面図。 第3図は、本発明の半導体装置を実施例としてNチャン
ネルMOSトランジスタを形成した場合トランジスタ動
作時の電流の流れを示した断面図。 第4図は、本発明の半導体装置の他の実施例としてNチ
ャンネルMOSトランジスタを形成した断面図。 第5図(a)及び(b)、第6図(a)及び(b)は、
それぞれ従来技術により半導体装置を形成した場合の例
によるNチャンネルMOSトランジスタの平面図と断面
図。 1・・・・・第一の導電型の不純物を含んだシリコン基
板 2・・・・・第一の導電型の不純物拡散層2゛・・・・
・第一の導電型の不純物拡散層から成るサブストレート
電極 3・・・・・第二の導電型の不純物拡散層3°・・・・
・第二の導電型の不純物拡散層から成るソース電極 4・・・・・素子分離膜 5・・・・・高融点金属あるいは高融点金属のシリサイ
ド 6・・・・・絶縁膜 7・・・・・コンタクトホール 8・・・・・金属配線 9・・・・・ゲート絶縁膜 10  ・・・・・ゲート電極 11・・・・・第二の導電型の不純物拡散層から成るド
レイン電極 12・・・・・チャンネル領域 名 ■ 図 ス 閉 図

Claims (2)

    【特許請求の範囲】
  1. (1)第一の導電型を示すシリコン半導体基板と、前記
    半導体基板の一部に形成した第一の導電型の不純物拡散
    層と、前記不純物拡散層に隣接して形成した第二の導電
    型の不純物拡散層と、前記のふたつの拡散層表面に延在
    した高融点金属層あるいは高融点金属とシリコンの化合
    物層と、前記第二の不純物拡散層の領域に形成した配線
    引出し部分からなることを特徴とする半導体装置。
  2. (2)MOSトランジスタにおける隣接するソースとサ
    ブストレートに請求項1記載の構造を有することを特徴
    とする半導体装置。
JP16737889A 1989-06-29 1989-06-29 半導体装置 Pending JPH0332060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16737889A JPH0332060A (ja) 1989-06-29 1989-06-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16737889A JPH0332060A (ja) 1989-06-29 1989-06-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH0332060A true JPH0332060A (ja) 1991-02-12

Family

ID=15848606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16737889A Pending JPH0332060A (ja) 1989-06-29 1989-06-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0332060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258739A (ja) * 2007-05-21 2007-10-04 Renesas Technology Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258739A (ja) * 2007-05-21 2007-10-04 Renesas Technology Corp 半導体集積回路装置

Similar Documents

Publication Publication Date Title
JPH02166762A (ja) コンパクトcmosデバイス及びその製造方法
US4916508A (en) CMOS type integrated circuit and a method of producing same
JPS5848470A (ja) 金属半導体電界効果トランジスタの製造方法
JPS63102264A (ja) 薄膜半導体装置
US5219770A (en) Method for fabricating a MISFET including a common contact window
JPH0332060A (ja) 半導体装置
JPS6119174A (ja) 半導体装置
US5254870A (en) Static random access memory having memory cells with electric field shielding for cell load resistances
JPS61274366A (ja) 高耐圧半導体装置
JPH0222868A (ja) 絶縁ゲート電界効果トランジスタ
JPH0329326A (ja) 接合型電界効果型トランジスタ
JPS5910273A (ja) 集積回路装置
JP2635577B2 (ja) 半導体装置
JP4577948B2 (ja) オフセットゲート型電界効果トランジスタ
JPH03173175A (ja) 半導体装置
JPH0728043B2 (ja) 半導体装置
JPH04127574A (ja) 縦型絶縁ゲート電界効果トランジスタ
JPH0669507A (ja) パワーmosfet
JP2993041B2 (ja) 相補型mos半導体装置
JPS6036110B2 (ja) 半導体装置
JPS59117264A (ja) 半導体装置
JPS60225469A (ja) 絶縁基板上mos形電界効果トランジスタ
JPS592363A (ja) 相補型絶縁ゲート電界効果型装置
JP3280699B2 (ja) 電界効果トランジスタ及びその製造方法
JP2800206B2 (ja) 半導体記憶装置