JPH0332216A - フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＭＯＳ）ランジスタにより構成されたフィルタ
回路に関し、特に動消費電流を低減したフィルタ回路に
関する。

［従来の技術］ 第６図は従来のこの種のフィルタ回路を示す回路図であ
る。

ＰチャネルＭＯ８Ｉ−ランジスタＰ１とＮチャネルＭＯ
８）ランデスタＮ１とにより第１のインバータ６ａが構
成されている。このＰチャネルＭＯＳトランジスタＰ１
のソースは電源（ＶＤＤ）３に接続されており、Ｎチャ
ネルＭＯ８Ｉ−ランデスタＮ１のソースは接地（ＧＮＤ
）４に接続されている。

この第１のインバータ６ａの人力、つまりＰチャネルＭ
ＯＳトランジスタＰ１のゲート及びＮチャネルＭＯ８）
ランデスタＮ１のゲートの接続部は入力端子１に接続さ
れている。また、このインバータ６ａの出力、つまりＰ
チャネルＭＯ８＋・ランジスタＰ１のドレイン及びＮチ
ャネルＭＯＳトランジスタＮ１のドレインの接続部は第
２のインバータ（シュミットトリガ）７の入力に接続さ
れている。更に、この第１のインバータ６ａの出力と接
地４との間にはコンデンサ５が介押されている。そして
、第２のインバータ７の出力は出力端子２に接続されて
いる。

入力端子１から入力された信号は第１のインバータ６ａ
により反転された信号となり、コンデンサ５により高周
波（ノイズ）成分が除去されて、第２のインバータ７に
入力される。そして、この第２のインバータ７により反
転されて出力端子２に出力される。

［発明が解決しようとする課題］ しかしながら、」二連した従来のフィルタ回路は入力ス
レッショルド（しきい値）電圧Ｖ　ＴＮ＋　Ｖ　ＴＲが
低いため、入力信号が反転する際に、ＰチャネルＭＯＳ
トランジスタＰ１及びＮチャネルＭＯＳトランジスタＮ
ｌが同時にオン状態になる時間が長く、電源３と接地４
との間に流れる電流が多い。

このため、従来のフィルタ回路には、動消費電流が多い
という欠点がある。以下に、この詐細を説明する。

第７図は横軸に入力電圧をとり、縦軸に電流をとって、
従来のフィルタ回路の動消費電流をシミュレーションし
た結果を示すグラフ図である。なお、このシミュレーシ
ョンでは、電源重圧を５Ｖとしている。

例えば、入力信号がＯＶから５ｖに変化するときには、
入力信号の電位がＯＶ近傍ではＰチャネルＭＯＳトラン
ジスタＰ１はオン状態であるが、ＮチャネルＭＯ８Ｉ−
ランジスタＮ１はオフ状態である。このため、第Ｉのイ
ンバータ６ａには殆ど電流は流れない。入力信号の電位
がＮチャネルＭＯＳトランジスタＮ１のしきい値Ｖ。Ｎ
を超えると、ＮチャネルＭＯＳトランジスタＮ１がオン
状態になり、第１のインバータ６ａに多量の電流が流れ
る。そして、入力信号の電位が５Ｖ　　Ｖ’ｒｐ（Ｐチ
ャネルＭＯＳトランジスタＰ１のしきい値）を超えると
、Ｐチャ・ネルＭＯＳトランジスタＰ１がオフ状態にな
る。従って、第１のインバータには殆ど電流は流れない
。

このように、従来のフィルタ回路においては、入力信号
が反転する際にＶＴＮからＶＤＤ−ｖＴｐまでの比較的
大きい電位差領域でＰチャネルＭＯＳトランジスタとＮ
チャネルＭＯＳトランジスタとが同時にオン状態となる
ため、動消費電流が多い。

本実施例はかかる問題点に鑑みてなされたものであって
、動消費電流が少ないフィルタ回路を提供することを目
的とする。

［課題を解決するための手段］ 本発明に係るフィルタ回路は、そのゲートが入力端子に
共通接続されそのドレイン同士が相互に接続された第１
のＰチャネルＭＯＳトランジスタ及び第１のＮチャネル
ＭＯ３）ランジスタと、前記第１のＰチャネルＭＯ３）
ランジスタのソースと電源との間に接続された第２のＰ
チャネルＭＯＳトランジスタと、前記第１のＮチャネル
ＭＯＳトランジスタのソースと接地との間に接続された
第２のＮチャネルＭＯ３）ランジスタと、前記入力端子
と前記第２のＰチャネルＭＯ８）ランジス５− 夕のゲート及び第２のＮチャネルＭｏｓ＋・ランジスタ
のゲートとの間に夫々接続された抵抗と、前記第１のＰ
チャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯ
８＋−ランジスタのドレインに接続された負荷回路とを
有することを特徴とする。

［作用］ 本発明においては、第１のＰチャネルＭＯ８）ランジス
、夕のソースと電源との間に第２のＰチャネルＭＯＳト
ランジスタが接続されおり、第１のＮチャネルＭＯＳト
ランジスタのソースと接地との間に第２のＭＯＳ）ラン
ジスタが接続されている。これにより、入力信号が反転
する際にこの４個のＭＯＳ）ランジスタがオン状態にな
る電位は２個のＮチャネルＭＯＳトランジスタのしきい
値を加算した電位と電源電圧から２個のＰチャネルＭＯ
８＋−ランジスタのしきい値を減算した電位との間の極
めて小さい電、位差領域になる。従って、信号の反転時
に大量に電流が流れる時間が極めて短いため、従来に比
して動消費電流を著しく低減することができる。

６一 ［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例に係るフィルタ回路を示
す回路図である。

ＰチャネルＭＯ８＋−ランジスタＰｌ及びＮチャネルＭ
ＯＳ）ランデスタＮ１のドレインは相互に接続されてお
り、各ゲートは入力端子１に接続されている。

ＰチャネルＭＯＳトランジスタＰｌのソースと電源（Ｖ
ＤＤ）３との間には第２のＰチャネルＭＯＳトランジス
タＰ２が介押されており、この第２のＰチャネルＭＯＳ
トランジスタＰ２のゲートと入力端子１との間には第３
のＰチャネルＭＯｓトランジスタＰ３が接続されている
。この第３のＰチャネルＭＯＳトランジスタＰ３のゲー
トも入力端子１に接続されている。一方、第１のＮチャ
ネルＭＯＳ）ランデスタＮ１と接地４との間には第２の
ＮチャネルＭＯＳ）ランデスタＮ２が介押されており、
この第２のＮチャネルＭＯＳ）ランデスタＮ２のゲート
と入力端子ｌとの間には、第３のＮチャネルＭＯＳ）ラ
ンジスタＮ３が接続されている。この第３のＮチャネル
ＭＯ８＋−ランジスタＮ３のゲートも入力端子１に接続
されている。

このようにして、６個のＭＯＳトランジスタＰ↓。

Ｐ２．Ｐ３．Ｎ１．Ｎ２及びＮ３により、第１のインバ
ータ６が構成されている。

この第１のインバータ６の出力は、従来と同様に、第２
のインバータ７の入力に接続されている。

また、第１のインバータ６の出力と接畑４との間には、
負荷回路としてコンデンサ５が介押されている。そして
・、第２のインバータ７の出力は出力端子２に接続され
ている。

上述の如く構成された本実施例のフィルタ回路において
、入力端子１の電位がＯＶのときはＰチャネルＭＯ８Ｉ
−ランジスタＰ１及びＰ２はオン状態であり、Ｎチャネ
ルＭＯＳ）ランデスタＮ１及びＮ２はいずれもオフ状態
である。このため、第１のインバータ６には殆ど電流が
流れない。入力端子１の電位がＮチャネルＭＯＳトラン
ジスタＮ２のしきい値ＶＴＮ２よりも僅かに高くなると
、ＮチャネルＭＯＳ）ランデスタＮ２及びＮ３がオン状
態になるが、ＮチャネルＭＯＳトランジスタＮ１はオフ
状態のままであるため、第１のインバータ６には殆ど電
流は流れない。入力端子１の電位がＮチャネルＭＯＳ）
ランデスタＮ１のしきい値ＶＴＮＩ及びＮ２のしきい値
ＶＴＮ２を加算した電位、即チ（ＶＴＮＩ　＋　ＶＴＮ
２　）を超えると、ＮチャネルＭＯＳ）ランデスタＮ１
もオン状態になる。このときに、比較的大きな電流が流
れる。入力端子１の電位が更に上昇して、電源電圧ＶＤ
ＤからＰチャネルＭＯＳトランジスタＰ１のしきい値Ｖ
ＴｐＩ及びＰ２のしきい値ＶＴｐＱを減算した電位、即
ち（Ｖ　ＤＤ　　ＶＴＰＩ　　ＶＴｐ２　）を僅かに超
えると、ＰチャネルＭＯ３）ランジスタＰ１がオフ状態
になる。

このため、第１のインバータには殆ど電流は流れない。

更に入力端子１の電位が上昇して電源電圧Ｖ［ｌＤから
第２のＰチャンネルＭＯＳトランジスタのしきい値電圧
Ｖ。、２を減算した電位、即ち（Ｖｏｏ　　ＶＴｐ−）
を超えると、ＰチャネルＭＯ８〜９− トランジスタＰ２もオフ状態になる。

第２図は横軸に入力電圧をとり、縦軸に出力電圧をとっ
て、本実施例のフィルタ回路の入出力特性を示すグラフ
図である。本実施例のフィルタ回路においては、入力信
号の電位が所定の電位以下である場合は出力電圧はＯＶ
であるが、この電位を超えると所定の電圧が出力される
。このとき、インバータ６に貫通電流が流れるのは、Ｖ
ＴＮ２　＋Ｖ　ＴＮ　ｌ　〜Ｖ　ＤＤ　　Ｖ’ＴＰ２　
　Ｖ　Ｔｐｔの極めて短い時間である。

第３図は、横軸に入力電圧をとり、縦軸に電流をとって
、電源電圧が５Ｖのときの本実施例に係るフィルタ回路
の動消費電流をシミュレーションした結果を示すグラフ
図である。

この第３図から明らかなように、電源３と接地４との間
に接続された４個のＭＯＳ）ランジスタが全てオン状態
になり、電流が多量に流れるのは、入力信号がＯＶから
５■になる間の高々０．２５Ｖ程度の間である。このた
め、本実施例のフィルタ回路は動消費電流は極めて少な
く、従来のフィルタ１０− 回路比して、動消費電流を約５０％低減することが可能
である。

第４図は本発明の第２の実施例に係るフィルタ回路を示
す回路図である。

本実施例が第１の実施例と具なる点は第２のＰチャネル
ＭＯＳトランジスタＰ２及び第２のＮチャネルＭＯＳト
ランジスタＮ２の各ゲートと入力端子１との間に接続さ
れている抵抗としてのＭＯＳトランジスタの導電をが異
なることにあり、その他の構成は基本的には第１の実施
例と同様であるので、第４図において第１図と同一物に
は同一符号を付してその詳しい説明は省略する。

本実施例においては、上述の如く、第２のＰチャネルＭ
ＯＳトランジスタＰ２のゲートと入力端子１との間に第
３のＮチャネルＭＯＳトランジスタＮ３ａが介押されて
おり、この第３のＮチャネルＭＯＳトランジスタＮ３ａ
のゲートは第２のＰチャネルＭＯＳトランジスタＰ２の
ゲートに接続されている。一方、第２のＮチャネルＭＯ
ＳトランジスタＮ２のゲートと入力端子１との間には第
３のＰチャネルＭＯ３＋−ランンスタＰ３ａが接続され
ており、この第３のＰチャネルＭＯ９＋−ランジスタＰ
３ａのゲートは第２のＮチャネルＭＯＳトランジスタＮ
２のゲートと接続されている。

第５図は、横軸に入力電圧をとり、縦紬に７ｄ流をとっ
て、電源電圧が５Ｖのときの本実施例に係るフィルタ回
路の動消費電流をシミュレーションした結果を示すグラ
フ図である。

この第５図から明らかなように、本実施例に係るフィル
タ回路は、信号の反転に伴って４個のＭＯＳトランジス
タが全てオン状態になる時間が従来に比して極めて短い
。このため、第１の実施例と同様に、動消費電流が極め
て少ない。

［発明の効果］ 以上説明したように本発明によれば、フィルタ回路を構
成する第１のＰチャネルＭＯ８Ｉ−ランノスタのソース
と電源との間に第２のＰチャネルＭＯＳトランジスタが
接続されており、第１のＮチャネルＭＯＳトランジスタ
のソースと接地との第２のＮチャネルＭＯＳトランジス
タが接続され、これら４つのＭＯＳ）ランジスタを入力
信号によって駆動するようにしたから、第１のＰチャネ
ルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトラ
ンジスタの実質的なしきい値電圧が高くなる。

このため、信号の反転時にインバータに大量に電流が流
れる時間が極めて短くなるため、動消費電流を低減する
ことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るフィルタ回路を示
す回路図、第２図は同じくその入出力特性を示すグラフ
図、第３図は同じくその動消費電流をシミュレーション
した結果を示すグラフ図、第４図は本発明の第２の実施
例に係るフィルタ回路を示す回路図、第５図は同じくそ
の動消費電流をシミユレーシヨンした結果を示すグラフ
図、第６図は従来のフィルタ回路を示す回路図、第７図
は同じくその動消費電流をシミュレーションした結果を
示すグラフ図である。 に入力端子、２；出力端子、３；電源、４；接地、５；
コンデンサ、８．６ａ；第１のインノく１３ 一タ、 ；第２のインバータ

Claims (1)

【特許請求の範囲】
1. （１）そのゲートが入力端子に共通接続されそのドレイ
   ン同士が相互に接続された第１のＰチャネルＭＯＳトラ
   ンジスタ及び第１のＮチャネルＭＯＳトランジスタと、
   前記第１のＰチャネルＭＯＳトランジスタのソースと電
   源との間に接続された第２のＰチャネルＭＯＳトランジ
   スタと、前記第１のＮチャネルＭＯＳトランジスタのソ
   ースと接地との間に接続された第２のＮチャネルＭＯＳ
   トランジスタと、前記入力端子と前記第２のＰチャネル
   ＭＯＳトランジスタのゲート及び第２のＮチャネルＭＯ
   Ｓトランジスタのゲートとの間に夫々接続された抵抗と
   、前記第１のＰチャネルＭＯＳトランジスタ及び第１の
   ＮチャネルＭＯＳトランジスタのドレインに接続された
   負荷回路とを有することを特徴とするフィルタ回路。