JPH0247852A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0247852A JPH0247852A JP19913088A JP19913088A JPH0247852A JP H0247852 A JPH0247852 A JP H0247852A JP 19913088 A JP19913088 A JP 19913088A JP 19913088 A JP19913088 A JP 19913088A JP H0247852 A JPH0247852 A JP H0247852A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- forming
- insulating film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052721 tungsten Inorganic materials 0.000 abstract description 10
- 239000010937 tungsten Substances 0.000 abstract description 10
- 229910000676 Si alloy Inorganic materials 0.000 abstract description 8
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 210000004709 eyebrow Anatomy 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- IQXBLKYBDCBMNE-UHFFFAOYSA-N [Si]=O.[W] Chemical compound [Si]=O.[W] IQXBLKYBDCBMNE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多層配線を有する半導体装置における各配線
層間の相互接続方法に関する。
層間の相互接続方法に関する。
［従来の技術］
従来の半導体装置の製造方法では、最初第２図（ａ）の
ように、第１の金属配線２０３の形成された半導体基板
２０１上方に眉間絶縁膜２０４を形成した後、第２図（
ｂ）のように、フォト・エツチングにより眉間絶縁膜２
０４にコンタクトホールを開孔し、最後に、第２図（Ｃ
）のように。
ように、第１の金属配線２０３の形成された半導体基板
２０１上方に眉間絶縁膜２０４を形成した後、第２図（
ｂ）のように、フォト・エツチングにより眉間絶縁膜２
０４にコンタクトホールを開孔し、最後に、第２図（Ｃ
）のように。
第２の金属配線２０５を形成し、第１の金属配線２０３
と第２の金属配、１１１２０５は互いに電気的に接続さ
れるようになっていた。このとき、一般にはコンタクト
ホールのエツチングはドライエツチングで行ない、また
、配線金属はスパッタ法により形成している。
と第２の金属配、１１１２０５は互いに電気的に接続さ
れるようになっていた。このとき、一般にはコンタクト
ホールのエツチングはドライエツチングで行ない、また
、配線金属はスパッタ法により形成している。
［発明が解決しようとする課題］
しかしながら、前述の従来技術では、パターンが微細化
されるにともないコンタクトホール部分での配線金属の
被覆性が乏しくなり、最悪の場合にはこの部分で第２の
金属配線が断線する場合があった。また、眉間絶縁膜表
面の凹凸に起因する段差も急峻になり、この部分におい
て第２の配線金属が断線したり、逆に隣接する配線間で
短絡したりする場合があった。
されるにともないコンタクトホール部分での配線金属の
被覆性が乏しくなり、最悪の場合にはこの部分で第２の
金属配線が断線する場合があった。また、眉間絶縁膜表
面の凹凸に起因する段差も急峻になり、この部分におい
て第２の配線金属が断線したり、逆に隣接する配線間で
短絡したりする場合があった。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、コンタクトホールの中に導電体を
充填し、この部分における配線の断線を防止するととも
に、眉間絶縁膜表面を平坦化し眉間絶縁膜表面の凹凸に
起因する配線の断線及び短絡を防止する半導体装置の製
造方法を提供するところにある。
目的とするところは、コンタクトホールの中に導電体を
充填し、この部分における配線の断線を防止するととも
に、眉間絶縁膜表面を平坦化し眉間絶縁膜表面の凹凸に
起因する配線の断線及び短絡を防止する半導体装置の製
造方法を提供するところにある。
［課題を解決するための手段］
本発明は、半導体基板上方の第１の絶縁膜上に形成され
た第１の配線上に、前記第１の配線を構成する材質とは
異なる材質より成る導電膜を形成する工程。
た第１の配線上に、前記第１の配線を構成する材質とは
異なる材質より成る導電膜を形成する工程。
フォト・エツチングによりコンタクトホールとなるよう
に設計された部分に前記導電膜より成る突起を形成する
工程。
に設計された部分に前記導電膜より成る突起を形成する
工程。
前記第１の配線及び前記導電膜より成る突起を含む前記
第１の絶縁膜上の全面に第２の絶縁膜を形成する工程。
第１の絶縁膜上の全面に第２の絶縁膜を形成する工程。
前記の第２の絶縁膜上に、その表面が平坦になるように
、凸部分では厚く、凹部分では薄く被膜を形成する工程
。
、凸部分では厚く、凹部分では薄く被膜を形成する工程
。
前記被膜及び前記第２の絶縁膜を互いに等しいエツチン
グ速度でエツチングし、前記導電膜より成る突起を露出
させる工程。
グ速度でエツチングし、前記導電膜より成る突起を露出
させる工程。
前記導電膜より成る突起を介して前記第１の配線と電気
的に接続されるように第２の配線を形成する工程。
的に接続されるように第２の配線を形成する工程。
よりなることを特徴とする。
［実施例］
本発明の実施例における工程断面図を、第１図（ａ）〜
（ｆ）に示し、以下工程順に詳細に説明していく。
（ｆ）に示し、以下工程順に詳細に説明していく。
まず最初に、第１図（ａ）のように、半導体基板１０１
上方に形成されたアルミニウム・シリコン合金膜１０３
よりなる第１の配線を含む酸化珪素膜１０２上に全面的
にタングステン膜１０４を形成する。このとき、アルミ
ニウム・シリコン合金膜の膜厚は８０００人、タングス
テン膜の膜厚は８０００人である。
上方に形成されたアルミニウム・シリコン合金膜１０３
よりなる第１の配線を含む酸化珪素膜１０２上に全面的
にタングステン膜１０４を形成する。このとき、アルミ
ニウム・シリコン合金膜の膜厚は８０００人、タングス
テン膜の膜厚は８０００人である。
次に、第１図（ｂ）のように、フォト・エツチングによ
り、第２の配線と導通をとる部分、すなわち、コンタク
トホールとなる部分にのみタングステン膜１０４を残し
、それ以外のタングステン膜１０４は除去する。このと
き、エツチングはドライエツチングによって行なってお
り、その条件は、 ＣＦ４＝５０ｓｅｃｍ、 ６Ｐ
ａ、 ５００Ｗで。
り、第２の配線と導通をとる部分、すなわち、コンタク
トホールとなる部分にのみタングステン膜１０４を残し
、それ以外のタングステン膜１０４は除去する。このと
き、エツチングはドライエツチングによって行なってお
り、その条件は、 ＣＦ４＝５０ｓｅｃｍ、 ６Ｐ
ａ、 ５００Ｗで。
この条件下では、タングステンは容易にエツチングされ
るが、下層のアルミニウム・シリコン合金ｊ′１１０３
及び酸化珪素膜１０２はエツチングされない。
るが、下層のアルミニウム・シリコン合金ｊ′１１０３
及び酸化珪素膜１０２はエツチングされない。
次に、第１図（Ｃ）のように２層間絶縁膜として、化学
的気相成長法により酸化珪素膜１０５を７０００人形成
する。
的気相成長法により酸化珪素膜１０５を７０００人形成
する。
次に、第１図（ｄ）のように、酸化珪素膜１゜５上にフ
ォトレジスト１０６を回転塗布する。このとき、フォト
レジストは凸部分には薄く、凹部分には厚く形成される
ため、その表面は平坦になっている。
ォトレジスト１０６を回転塗布する。このとき、フォト
レジストは凸部分には薄く、凹部分には厚く形成される
ため、その表面は平坦になっている。
次に、第１図（ｅ）のように、フォトレジスト１０６と
酸化珪素膜１０５のエツチング速度が等しくなるような
エツチング条件で、フォトレジスト１０６及び酸化珪素
ｌ１１１０５を連続的にエツチングし、タングステン膜
１０４上の酸化珪素膜１０５が完全に除去されタングス
テン膜１０４が露出するまでるまでエツチングする。こ
のときのエツチング条件は、ＣＦ４＝３０ＳＣＣｍ、０
２：２０ ｓ ｅ ｃ ｍ、 ６ Ｐ ａ、 ８０
０ Ｗであった。
酸化珪素膜１０５のエツチング速度が等しくなるような
エツチング条件で、フォトレジスト１０６及び酸化珪素
ｌ１１１０５を連続的にエツチングし、タングステン膜
１０４上の酸化珪素膜１０５が完全に除去されタングス
テン膜１０４が露出するまでるまでエツチングする。こ
のときのエツチング条件は、ＣＦ４＝３０ＳＣＣｍ、０
２：２０ ｓ ｅ ｃ ｍ、 ６ Ｐ ａ、 ８０
０ Ｗであった。
最後に、第１図（ｆ）のように、アルミニウム・シリコ
ン合金１０６よりなる第２の配線を形成し、第１の配線
と第２の配線は電気的に接続される。
ン合金１０６よりなる第２の配線を形成し、第１の配線
と第２の配線は電気的に接続される。
［発明の効果］
以上述べたように１本発明によれば、第１の配線上のコ
ンタクトホールとなるように設計された部分に、第１の
配線とは異なる材質より成る導電膜の突起を形成した後
に、眉間絶縁膜を形成し。
ンタクトホールとなるように設計された部分に、第１の
配線とは異なる材質より成る導電膜の突起を形成した後
に、眉間絶縁膜を形成し。
エッチバック法を用いて表面を平坦化するとともに、突
起を露出させた後、この上に第２の配線を形成し、この
突起を介して第１の配線と第２の配線を電気的に導通さ
せるようにすることにより。
起を露出させた後、この上に第２の配線を形成し、この
突起を介して第１の配線と第２の配線を電気的に導通さ
せるようにすることにより。
第１の配線と第２の配線の接続部分における断線。
及び層間絶縁膜表面の急峻な凹凸に起因する第２の配線
の断線、短絡を防止できるという効果を有し、これによ
り高歩留りで高信頼性の半導体装置を造ることができる
ようになった。
の断線、短絡を防止できるという効果を有し、これによ
り高歩留りで高信頼性の半導体装置を造ることができる
ようになった。
第１図（ａ）〜（ｆ）は２本発明の半導体装置の製造方
法を示す工程断面図。 第２図（ａ）〜（ｃ）は、従来の半導体装置の製造方法
を示す工程断面図。 １０１．２０１ １０２、 ２０２ １０３、 ２０３ １０４゜ １０５、 ２０４ １０６゜ １０７、 ２０５ 半導体基板 酸化珪素膜（絶縁膜） アルミニウム・シリコン 合金（第１の配線） タングステン 酸化珪素膜（層間絶縁膜） フォトレジスト アルミニウム・シリコン 合金（第２の配線） ｏ３ １０う Ｏｙ
法を示す工程断面図。 第２図（ａ）〜（ｃ）は、従来の半導体装置の製造方法
を示す工程断面図。 １０１．２０１ １０２、 ２０２ １０３、 ２０３ １０４゜ １０５、 ２０４ １０６゜ １０７、 ２０５ 半導体基板 酸化珪素膜（絶縁膜） アルミニウム・シリコン 合金（第１の配線） タングステン 酸化珪素膜（層間絶縁膜） フォトレジスト アルミニウム・シリコン 合金（第２の配線） ｏ３ １０う Ｏｙ
Claims (1)
- 【特許請求の範囲】 半導体基板上方の第１の絶縁膜上に形成された第１の配
線上に、前記第１の配線を構成する材質とは異なる材質
より成る導電膜を形成する工程、フォト・エッチングに
よりコンタクトホールとなるように設計された部分に前
記導電膜より成る突起を形成する工程、 前記第１の配線及び前記導電膜より成る突起を含む前記
第１の絶縁膜上の全面に第２の絶縁膜を形成する工程、 前記の第２の絶縁膜上に、その表面が平坦になるように
、凸部分では厚く、凹部分では薄く被膜を形成する工程
、 前記被膜及び前記第２の絶縁膜を互いに等しいエッチン
グ速度でエッチングし、前記導電膜より成る突起を露出
させる工程、 前記導電膜より成る突起を介して前記第１の配線と電気
的に接続されるように第２の配線を形成する工程、 よりなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19913088A JPH0247852A (ja) | 1988-08-10 | 1988-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19913088A JPH0247852A (ja) | 1988-08-10 | 1988-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247852A true JPH0247852A (ja) | 1990-02-16 |
Family
ID=16402639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19913088A Pending JPH0247852A (ja) | 1988-08-10 | 1988-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247852A (ja) |
-
1988
- 1988-08-10 JP JP19913088A patent/JPH0247852A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| US6051882A (en) | Subtractive dual damascene semiconductor device | |
| US4470874A (en) | Planarization of multi-level interconnected metallization system | |
| US6103629A (en) | Self-aligned interconnect using high selectivity metal pillars and a via exclusion mask | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| KR100455380B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JP2561602B2 (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0247852A (ja) | 半導体装置の製造方法 | |
| JPH03148130A (ja) | 半導体装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| JPS6297353A (ja) | Ｖｌｓｉデバイス用の平面状金属相互接続 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| KR960007642B1 (ko) | 반도체 장치의 제조방법 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 |