JPH0335535A - 薄膜電界効果トランジスタの製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、液晶表示装置用アクティブマトリクス基板の
ａｍ電界効果トランジスタの製法に適用して好適な薄膜
電界効果トランジスタの製法に関する。

【従来の技術】

従来、第６図を伴って次に述べる薄膜電界効果トランジ
スタが提案されている。 すなわち、ガラスでなり且つ例えば６５６℃の歪点温度
を有する透光性絶縁基板１を有し、その透光性絶縁基板
１上に、ｎ型またはｎ型不純物のいずれも意図的に導入
させていない活性層２が形成されている。この場合、活
性層２は、アモルファスシリコン膜が多結晶化されてい
る多結晶化シリコン膜から、例えば方形にパターニング
されて得られた層でなる。 また、透光性絶縁基板１上に、活性層２を覆って延長し
ている例えばＳｉＯ２でなるゲート絶縁膜３が形成され
ている。 さらに、透光性絶縁基板１上に、例えば導電性を与える
不純物を高濃度に導入している多結晶化シリコン族でな
り且つストライプ状パターンを有するゲート電極４が、
ゲート絶縁膜３を介して、上方からみて、活性層２を幅
方向に横切って延長して形成されている。 また、活性［１２内に、上方からみて、ゲート電極４を
挟んだ両位置において、ｎ型不純物またはｐ型不純物を
導入しているソース領域５及びドレイン領域６がそれぞ
れ形成されている。 さらに、透光性絶縁基板１上に、ゲート絶縁膜３及びゲ
ート電極４を覆って延長している居間絶縁膜７が形成さ
れている。 また、層間絶縁膜７及びゲート絶縁ＩＩ３に、それらを
通して、ソース領域５及びドレイン領域６をそれぞれ外
部に臨ませる窓８及び９が穿設されている。 さらに、居間絶縁膜７上に、窓７及び８をそれぞれ通じ
てソース領域５及びドレイン領域６にそれぞれ連結して
いる例えばアルミニウムでなるソース電極１０及びドレ
イン電極１１が形成されている。 以上が、従来提案されているＷＩｍ電界効果トランジス
タの構成である。 また、従来、第７図を伴って次に述べる薄膜電界効果ト
ランジスタも提案されている。 すなわち、第６図で上述した’ｎｍｍ界効果トランジス
タの場合と同様の透光性絶縁基板１を有し、その透光性
絶縁基板１上に、「〕型不純物またはｐ型不純物を高濃
度に導入している例えば多結晶シリコンによる半導体薄
膜でなるソース領ＩＩ！ｔ５及びドレイン領ｂａ、６が
、並置して、例えば方形パターンに形成されている。 また、透光性絶縁基板１上に、ソース領域５及びドレイ
ン領域６間に延長し、且つ両端がソース領域５上のドレ
イン領１４２６側の領域及びドレイン領［６上のソース
領域５側の領域に延長している、第６図で上述した薄膜
電界効果トランジスタの場合と同様の活性層２が形成さ
れている。 さらに、透光性絶縁基板１上に、ソース領域５、ドレイ
ン領域６及び活性層２を覆っｒｆ長している、第６図で
上述した薄膜電界効果トランジスタの場合と同様のゲー
ト絶縁膜３が形成されている。 また、透光性絶縁基板１上に、第６図で上述した薄膜電
界効果トランジスタの場合と同様のゲート電極４が、同
様に、ゲート絶縁ｌＩ３を介して、上方からみて、活性
層２を幅方向に横切って延長して形成されている。 さらに、透光性絶縁基板１上に、第６図に示す薄膜電界
効果トランジスタの場合と同様に、ゲート絶縁１！３及
びゲート電極４を覆って延長している居間絶縁膜７が形
成されている。 また、層間絶縁膜７及びゲート絶縁ｙ４３に、第６図で
上述した薄ＩＩＭ電界効果トランジスタの場合と同様に
、それらを通して、ソース領域５及びドレイン領域６を
それぞれ外部に臨ませる窓８及び９が穿設されている。 さらに、層間絶縁膜７上に、第６図で上述したｉｓ電界
効果トランジスタの場合と同様の、窓８及び９をそれぞ
れ通じてソース領域５及びドレイン領域６にそれぞれ連
結しているソース電極１０及びドレイン電極１１が形成
されている。 以上が、従来提案されている他の薄膜電界効果トランジ
スタの構成である。 さらに、従来、第８図を伴って次に述べる薄膜電界効果
トランジスタも提案されている。 すなわち、第６図及び第７図で上述した薄膜電界効果ト
ランジスタの場合と同様の透光性絶縁基板１を有し、そ
の透光性絶縁基板１上に、第６図及び第７図で上述した
薄膜電界効果トランジスタの場合に準じたゲート電極４
が、ストライブ状パターンに形成されている。 また、透光性絶縁基板１上に、ゲート電極４を覆って、
第６図及び第７図で上述した薄ｐｌＡ電界効果トランジ
スタの場合と同様のゲート絶好ｌＩ３が形成されている
。 さらに、透光性絶縁基板１上に、第６図及び第７図で上
述した薄膜電界効果トランジスタの場合と同様の活性層
２が、ゲート絶縁膜３を介して、上方からみて、ゲート
電極４を横切って延長して形成されている。 また、透光性゛絶縁基板１上に、第６図及び第７図で上
述した１ｍ電界効果トランジスタの場合に準じた、ｎ型
不純物及びｐ型不純物を高濃度に導入している例えば多
結晶シリコンによる半導体薄膜でなり且つ方形パターン
を有するソース領域５及びドレイン領１ｔｉ６が、ゲー
ト絶縁膜３を介して、活性層２の長さ方向の両側部上か
らそれぞれ外方に延長し形成されている。 ざらに、透光性絶縁基板１上に、第６図及び第７図で上
述したｉ膜電界効果トランジスタの場合と同様の、ゲー
ト絶縁膜３、活性層２、ソース領域５及びドレイン領域
６を覆って延長しでいる層間絶縁膜７が形成されている
。 また、居間絶縁膜７に、第６図及び第７図で上述した１
ｗＡ電界効果トランジスタの場合と同様に、ソース領域
５及びドレイン領域６をそれぞれ外部に臨ませる窓８及
び９が穿設されている。 さらに、層間絶縁膜７上に、第６図及び第７図で上述し
たＭｌ電界効果トランジスタの場合と同様の、窓８及び
９をそれぞれ通じてソース領域５及びドレイン領ｂＩｔ
６にそれぞれ連結しているソース電極１０及びドレイン
電極１１が形成されている。 以上が、従来提案されている薄膜電界効果トランジスタ
のさらに他の構成である。 第６図、第７図及び第８図で上述した構成を有するＵＦ
Ａ電界効果トランジスタによれば、それらのいずれも、
ソース電極１０及びドレイン電極１１間に、負荷（図示
せず〉を介して所要の電源（図示せず〉を接続し、そし
て、ソース電極１０またはドレイン電極１１とゲート電
極４との間に、制御電圧を、極性を加味した所要鎗で印
加させれば、活性層２のソース領域５及びドレイン領域
６間の領域に、ソース領域５及びドレイン領域６間に延
長しているチャンネルが形成されることによって、ソー
ス電極１０及びドレイン電極１１間がオンの状態になる
。このため、負荷に、電源からの電流を供給させること
ができる。 また、このような状態から、ソース電極１０またはドレ
イン電極１１とゲート電極４との間の印加している制御
電圧の値を、他の所要の値に変更させれば、活性層２の
ソース領域５及びドレイン領域６間の領域に形成されて
いたチャンネルがなくなることによって、ソース電極１
０及びドレイン電極１１間がオフの状態になる。 このため、負荷への電源からの電流の供給を断にさせる
ことができる。 従って、第６図、第７図及び第８図で上述した構成を有
する１ｌｌｌＧｌ電界効果トランジスタによれば、スイ
ッチング素子としての機能が得られる。 また、第６図、第７図及び第８図で上述した構成を右す
る１１！電界効果トランジスタによれば、透光性絶縁基
板１を用いているので、上述したスイッチング素子とし
ての機能が、透光性絶縁基板１に、光を通過させてもま
たは光を通過させている状態でも得られるので、詳細説
明は省略するが、液晶表示用アクティブマトリクス基板
の薄膜電界効果トランジスタの製法に適用して好適であ
る。 また、従来、第６図で上述した１ｌｌｌ！電界効果トラ
ンジスタを、第９図を伴って次に述べる方法によって製
造するｉＪＩ！電界効果トランジスタの製法が提案され
ている。 すなわち、第６図で上述した、ガラスでなり且つ例えば
６５６℃の歪点温度を有する透光性絶縁基板１を用意す
る（第９図Ａ）。 そして、その透光性絶縁基板１上に、爾後第６図で上述
した活性層２になるアモルファスシリコン膜２′を、原
料ガスとしてＳｉ口、ガスを用い、透光性絶縁基板１の
温度を、その透光性絶縁基板１の歪点温度以下の温度で
ある５６０℃の温度とした減圧ＣＶＤ法によって形成す
る（第９図Ｂ〉。 次に、アモルファスシリコンｌａ２’　に対する、透光
性絶縁基板１の歪点以下の温度である６００℃の温度で
の熱アニーリング処理によって、アモルファスシリコン
Ｉ！！Ｊ２′から、その多結晶化されている多結晶化シ
リコン１２　″を形成する（第９図Ｃ〉。 次に、多結晶化シリコン膜２″に対するパターン化処理
によって、多結晶化シリコン膜２“から、第６図で上述
した活性層２を形成する（第９図Ｄ）。 次に、透光性絶縁基板１上に、第６図で上述した、活性
層２を覆って延長しているゲート絶縁膜３を、常圧ＣＶ
Ｄ法によって形成する（第９図Ｅ）。 次に、ゲート絶縁膜３上に、導電性を与える不純物を高
濃度に導入している多結晶化シリコン膜を、減圧ＣＶＤ
法によって形成し、次で、その多結晶化シリコン膜に対
するパターニング処理によって、その多結晶化シリコン
膜から、第６図で上述したゲート電極４を形成する（第
９図Ｆ）。 次に、活性層２に対し、ゲート絶１！ｌ！３を通して、
ゲート電極４をマスクとするｎ型不純物またはｐ型不純
物イオンの打込処理を行い、次で熱アニーリング処理を
行うことによって、活性層２内に、第６図で上述したソ
ース領１４５及びドレイン領域６を形成する（第９図Ｇ
）。 次に、ゲート絶縁Ｉｌａ上に、第６図で上述した、グー
１へ電Ｉｆ！４を覆って延長している居間絶縁膜７を、
常圧ＣＶＤ法によって形成する（第９図口）。 次に、層間絶縁膜７及びゲート絶縁膜３に、それらを通
した第６図で上述した窓８及び９を、フォトリソグラフ
ィ法によって形成し、次で、層間絶縁ＩＩ！７上に、第
６図で上述した、ソース領域５及びドレイン領域６にそ
れぞれ窓８及び９を通じて連結しているソース電極１０
及びドレインｚ４４ｉｉｉを、フォトリソグラフィ？大
によって形成する（第９図Ｉ）。 次に、水素を含む雰囲気中での透光性絶縁基板１の歪点
温度以下の温度である例えば４００℃の温度による熱処
理を行う。 以上が、第６図で上述した従来の７ｇ膜静電界効果トラ
ンジスタ、従来提案されている製法である。 また、従来、第７図で上述した薄膜電界効果トランジス
タを、第１０図を伴って次に述べる方法によって製造す
るｓｍ電界効果トランジスタの製法が提案されている。 すなわち、第７図で上述したガラスでなり且つ例えば６
５６℃の歪点温度を有する透光性絶縁基板１を用意する
（第１０図Ａ）。 そして、その透光性絶縁基板１上に、ｎ型不純物または
ｐ型不純物を高濃度に導入している多結晶シリコンでな
る半導体１１１１を、減圧ＣＶＤ法によって形成し、次
で、その半導体ＲＷＡに対しパターニング処理を施して
、第７図で上述したソース領域５及びドレイン領域６を
形成する（第１０図Ｂ〉。 次に、透光性絶縁基板１上に、ソース領ｌ１１１５及び
ドレイン領域６を覆って延長している、爾後第７図で上
述した活性層２になるアモルファスシリコン膜２′を、
原料ガスとして３上口。 ガスを用い、透光性絶縁基板１の温度をその透光性絶縁
基板１の歪点温度以下の温度である５６０℃の温度とし
た減圧ＣＶＤ法によって形成する〈第１０図Ｃ〉。 次に、アモルファスシリコン膜２′に対する、透光性絶
縁基板１の歪点温度以下の温度である６００℃の温度で
の熱アニーリング処理によって、アモルファスシリコン
膜２′から、その多結晶化されている多結晶化シリコン
膜２″を形成する（第１０図Ｄ〉。 次に、多結晶化シリコン膜２″に対するパタニング処理
にって、多結晶化シリ、コン膜２″から、第７図で上述
した活性層２を形成する（第１０図Ｅ）。 次に、透光性絶縁基板１上に、第７図で上；よした、ソ
ース領ＩＩ！！５、ドレイン領域６及び活性１Ｆｊ２を
覆って延長しているゲート絶縁膜３を、常圧ＣＶＤ法に
よって形成する（第１０図Ｆ〉。 次に、ゲート絶縁膜３上に、導電性を与える不純物を高
濃度に導入している多結晶化シリコン膜を、減圧ＣＶＤ
法によって形成し、次で、その多結晶化シリコン膜に対
するパターニング処理によって、その多結晶化シリコン
膜から、第７図で上述したゲート電極４を形成する（第
１０図Ｇ）。 次に、ゲート絶縁ＰＡａ上に、第７図で上述した、ゲー
ト電極４を覆って延長している層間絶縁膜７を、常圧Ｃ
ＶＤ法によって形成づる（第１０図口）。 次に、居間絶縁ｐＩＡ７及びゲート絶縁膜３に、それら
を通した第７図で上述した窓８及び９を、フォトリソグ
ラフィ法によって形成し、次で、居間絶縁膜７上に、第
７図で・上述した、ソース領域５及びドレイン領ｌｌ１
６にそれぞれ窓８及び９を通じて連結しているソース電
極１０及びドレイン電極１１を、フォトリソグラフィ法
によって形成する（第１０図■）。 次に、第６図で上述したと同様の、水素を含む雰囲気中
での、透光性絶縁基板１の歪点温度以下の温度である例
えば４００℃の温度による熱処理を行う。 以上が、第７図で上述した従来の薄膜電界効果トランジ
スタの、従来提案されている製法である。 また、従来、第８図で上述した薄膜電界効果トランジス
タを、第１１図を伴って次に述べる方法によって製造す
るｆＩｇＲ’Ａ電界効果トランジスタの製法が提案され
ている。 すなわち、第８図で上述したガラスでなり且つ例えば６
５６℃の歪点温度を右する透光性絶縁延板１を用意する
（第１１図へ）。 次に、透光性絶縁基板１上に、導電性を有する不純物を
高ｉ１１度に導入している多結晶化シリコン膜を、減圧
ＣＶＤ法によって形成し、次で、その多結晶化シリコン
膜に対するパターニング処理によって、その多結晶化シ
リコン膜から、第８図で上述したゲート電極４を形成す
る（第１１図Ｂ〉。 次に、透光性絶縁基板１上に、第８図で上述した、ゲー
ト電極４を覆って延長しているゲート絶縁膜３を、常圧
ＣＶＤ法によって形成する（第１１図Ｃ）。 次に、ゲート絶縁ｇｌａ上に、爾後第８図で上述した活
性層２になるアモルファスシリコン膜２′を、原料ガス
としてＳｉＨ４ガスを用い、透光性絶縁基板１の温度を
、その透光性絶縁基板１の歪点温度以下の温度である５
６０℃の温度とした減圧ＣＶＤ法によって形成する（第
１１図１〕）。 次に、アモルファスシリコン！ｉ！２’　に対する、透
光性絶縁基板１の歪点温度以下の温度である６００℃の
温度での熱アニーリング処理によって、アモルファスシ
リコン膜２′から、その多結晶化されている多結晶化シ
リコン１１１２“を形成する（第１１図Ｅ）。 次に、多結晶化シリコンＷＡ２″に対するパターン化処
理にって、多結晶化シリコン躾２″から、第８図で上述
した活性層２を形成する（第１１図Ｆ〉。 次に、ゲート絶縁ＷＡａ上に、導電性を与える不純物を
高濃度に導入し且つ活性層２を覆って延長している多結
晶シリコンでなる半導体薄膜を形成し、次に、その半導
体１１１１に対するパタニング処理によって、その半導
体ｗｊ躾から、第８図で上述したソース領ｌ１１５及び
ドレイン領域６を形成する（第１１図Ｇ）。 次に、ゲート絶縁膜３上に、第８図で上述した、活性層
２、ソース領域５及びドレイン領域６を覆って延長して
いる居間絶縁膜７を、常圧ＣＶＤ法によって形成する（
第１１図１〕。 次に、層間絶縁膜７に、第８図で上述した窓８及び９を
、フォトリソグラフィ法によって形成し、次で、層間絶
縁１１７上に、第８図で上述したソース領域５及びドレ
イン領域６にそれぞれ１８及び９を通じて連結している
ソース電極１０及びドレイン電極１′１を、フォトリソ
グラフィ法によって形成する（第１１図Ｉ）。 次に、第６図で上述したと同様の、水素を含む雰囲気中
での、透光性絶縁基板１の歪点湿度以下の温度である例
えば４００℃の温度による熱処理を行う。 以上が、第８図で上述した従来の薄膜電界効果トランジ
スタの、従来提案されている製法である。 第９図、第１０図及び第１１図で上述した従来のｉｉｌ
膜電界効果トランジスタの製法によれば、第６図、第７
図及び第８図で上述した機能を有する薄膜電界効果トラ
ンジスタを、容易に製造づることができる。 また、透光性絶縁基板１を用いていることから、液晶表
示装置用アクティブマトリクス重板の薄膜電界効果トラ
ンジスタの製法に適用して好適ぐある。

【発明が解決しようとする課題１ しかしながら、第９図、第１０図及び第１１図で上述し
た従来のｉ’ｆｆ１ｌ！電界効果トランジスタの製法の
場合、それらのいずれも、透光性絶縁基板１上に、爾後
活性層２になるアモルファスシリコン膜２′を形成する
工程（第９図Ｂ、第１０図０１第１１図Ｄ　）　Ｔｓ−
オける減ｌｌＣＶＤ法において、原料ガスとして、３ｉ
口４ガスを用い、また、透光性絶縁基板の温度を、その
透光性絶縁基板１の歪点温度以下であるが、５６０℃の
ような高い温度としている理由で、次に、そのアモルフ
ァスシリコンｌＩ２’　に対する熱アニーリング処理に
よってそのアモルファスシリコン膜２′から多結晶化シ
リコン膜２″を形成する工程をとって得られる多結晶化
シリコン膜２″が、０．２μｍ以下という小さな粒径し
か有しない多結晶シリコンからａるものとしてしか得ら
れず、従って、次に、その多結晶化シリコンｍ２″に対
するパターニング処理によってその多結晶化シリコン膜
２″から活性層２を形成する工程をとって得られる活性
層２が、０゜２μｍ以下という小さな粒径しか有しない
多結晶化シリコンでなるものとしてしか形成されていな
い。 このため、Ｉｌ！電界効果トランジスタを、活性層２に
おけるキャリア（電子または正孔）の移動度が２００ｍ
２／ＶＳ以下という小さな１直でしか有しないものとし
てしか製造することができなかった。 従って、第９図、第１０図及び第１１図で上述した従来
の薄膜電界効果トランジスタの製法の場合、薄膜電界効
果トランジスタを、比較的動作速度の遅いものとしてし
か製造することができない、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な薄膜電
界効果トランジスタの製法を提案せんとするものである
。 【課題を解決するための手段】 本願第１番目の発明による薄膜電界効果トランジスタの
製法は、第９図で上述した従来の薄膜電界効果トランジ
スタの製法の場合と同様に、■ガラスでなる透光性絶縁
基板上に、アモルファスシリコン膜を減圧ＣＶＤ法によ
って形成する工程と、■上記アモルファスシリコン膜に
対する熱アニーリング処理によって、上記アモルファス
シリコン膜から、その多結晶化されでいる多結晶化シリ
コン膜を形成する工程と、■上記多結晶化シリコン膜に
対するパターニング処理によって、上記多結晶化シリコ
ン膜から、活性層を形成する工程と、■上記透光性絶縁
基板上に、上記活性層を覆って延長しているゲート絶縁
膜を形成する工程と、■上記ゲート絶縁膜上に、上方か
らみて、上記活性層を幅方向に横切って延長しているゲ
ート電極を形成する工程と、■上記活性層内に、上記ゲ
ート電極を挟ｌνだ再位置において、ｎ型不純物または
ｐ型不純物の導入処理によって、ソース領域及びドレイ
ン領域を形成する工程とを有する。 しかしながら、本願第１番目の発明による薄膜電界効果
トランジスタの製法は、このような工程を有する方法に
おいて、■上記アモルファスシリコン膜を形成する減圧
ＣＶＤ法において、原料ガスとして５ｉ２１−１６ガス
を用い且つ上記透光性絶縁基板の温度をその透光性絶縁
１工板の歪点温度以下の温度である４　２０　’Ｃ〜５
５０℃とする。 また、本願第２番目の発明による薄膜電界効果トランジ
スタの製法は、第１０図で上述した従来の薄膜電界効果
トランジスタの製法の場合と同様に、■ガラスでなる透
光性絶縁基板上に、ｎ型不純物またはｐ型不純物を導入
している半導体薄膜でなるソース領域及びドレイン領域
を、並置して、所要のパターンに、形成する工程と、■
上記透光性絶縁基板上に、上記ソース領域及びドレイン
領域を覆ってｌｉ［長じているア［ルノ７スシリコン膜
を減圧ＣＶＤ法によって形成する工程と、■上記アモル
ファスシリコン膜に対する熱アニーリング処理によって
、上記アモルファスシリコン膜から、その多結晶化され
〔いる多結晶化シリコン膜を形成する工程と、■上記多
結晶化シリコン膜に対するパターニング処理によって、
上記多結晶化シリコン膜から、上記ソース領域及びドレ
イン領域間に延長している活性層を形成する工程と、■
上記透光性絶縁単板上に、上記活性層を覆って延長して
いるゲート絶縁膜を形成する工程と、■上記ゲート絶縁
膜上に、上方からみて、上記活性層を幅方向に横切って
延長しているゲーＩ〜電極を形成する工程とを有する。 しかしながら、本願第２番目の発明による薄膜電界効果
トランジスタの製法は、このような工程を有する方法に
おいて、■上記アモルファスシリコン膜を形成する工程
における減圧ＣＶＤ法において、原料ガスとしでＳｉ２
目。ガスを用い且つ上記透光性絶縁基板の湿度をその透
光性絶縁基板の歪点温度以下の温度である４２０℃〜５
５０℃とする。 さらに、本願第３岳目の発明による１脱電界効果トラン
ジスタの製法は、第１１図で上述した従来の薄膜電界効
果トランジスタの製法の場合と同様に、■ガラスでなる
透光性絶縁基板上に、ゲート電極を、所要のパターンに
形成りる工程と、■上記透光性絶縁基板上に、上記ゲー
ト電極を覆って延長しているグー１へ絶縁膜を形成する
工程と、■上記ゲート絶縁膜上に、アモルファスシリコ
ン膜を減圧ＣＶＤ法によって形成する工程と、■上記ア
モルファスシリコン膜に対する熱アニーリング処理によ
って、上記アモルファスシリコン膜から、その多結晶化
されている多結晶化シリコン膜を形成する工程と、■上
記多結晶化シリコン膜に対するパターニング処理によっ
て、上記多結晶化シリコン膜から、上述方からみて、上
記ゲート電極を横切って延長している活性層を形成する
工程と、■上記透光性絶縁基板上に、上記活性層の上記
ゲート電極を挟／νだ両領域に連結し、且つｎ型不純物
またはｐ型不純物を高濃度に導入しているソース領域及
びドレイン領域を、所要のパターンに形成する工程とを
有する。 しかしながら、本願第３番目の発明による薄膜電界効果
トランジスタの製法は、このような工程を右する方法に
おいて、■上上記７ルルフアスシリコン膜形成する工程
における減圧ＣＶＤ法において、原料ガスとしてＳｉ２
０６ガスを用い且つ上記透光性絶縁基板の温度をその絶
縁基板の歪点温度以下の温度である４２０℃〜５５０℃
とする。

【作用・効果］ 本願第１番目の発明、本願第２番目の発明及び本願第３
番目の発明による簿ｌＩ電界効果トランジスタの製法に
よって製造されるｉｓ電界効果トランジスタは、見掛上
、第６図、第７図及び第８図で上述した薄膜電界効果ト
ランジスタと同様の構成を有し、従って、第６図、第７
図及び第８図で上述したと同様のスイッチング素子とし
ての機能を有する。 また、第６図、第７図及び第８図に示ｖ薄膜電界効果ト
ランジスタで上述したと同様の理由で、液晶表示装置用
アクティブマトリクス基板の薄膜電界効果トランジスタ
に適用してＱ１適である。 さらに、本願第１番目の発明、本願第２ｉ％目の発明及
び本願第３番目の発明によるＡｔＪｎ’Ａ　’１界効果
トランジスタの製法によれば、見掛上、第９図、第１０
図及び第１１図で上述した従来のＮｉ１Ｗ界効果トラン
ジスタの製法と同様であり、従って、第９図、第１０図
及び第１１図で上述した従来のＷＩ膜電界効果トランジ
スタの製法の場合と同様にスイッチング素子としての機
能を有する薄Ｉｇ！電界効果トランジスタを、容易に製
造することができ、また、液晶表示装置用アクティブマ
トリクス基板のＮ膜電界効果トランジスタの製法に適用
して好適である。 しかしながら、本願第１番目の発明、本願第２番目の発
明及び本願第３番目の発明による薄膜電界効果トランジ
スタの製法の場合、それらのいずれも、透光性絶縁基板
上にアモルファスシリコン膜を形成する工程において、
原料ガスどしてＳ　ｉ　２０゜ガスを用い、且つ透光性
絶縁鋸板の温度を、第９図、第１０図及び第１１図で上
述した従来の薄膜電界効果トランジスタの場合と同様の
透光性絶縁基板の歪点温度以下としているが、第９図、
第１０図及び第１１図ぐ上述した従来の１１ｔＡ電界効
果トランジスタの製法の場合に比し低い４２０〜５５０
℃のｒＱａとしている。 このため、次の、アモルファスシリコン族に対する熱ア
ニーリング処理によってそのアモルファスシリコン膜か
ら多結晶化シリコン膜を形成する工程をとって得られる
多結晶化シリコン膜が、１μｍ以上という、第９図、第
１０図及び第１１図で上述した従来のｉｌｌ！Ｉｆ界効
果トランジスタの製法の場合に比し！８段的に大きな粒
径を有する多結晶シリコンでなるものとして得られ、よ
って、次に、その多結晶化シリコンＩＩＱに対するパタ
ーニング処理によってその多結晶化シリコン膜から活性
層を形成する工程をとって得られる活性層が、１μｍ以
上という、第９図、第１０図及び第１１図で上述した従
来の薄膜電界効果トランジスタの場合に比し格段的に大
きな粒径を有する多結晶化シリコン′Ｃなるものとして
得られる。 このため、薄膜電界効果トランジスタを、キャリアノ移
ｆ、ＩＩ度が、３００ｍ２／ｖＳ以−Ｅというような、
第９図、第１０図及び第１１図Ｃ上述した従来の薄膜電
界効果トランジスタの製法の場合に比し大きな値を有す
るものとして、容易に製造することができる。 従って、本願第１番目の発明、本願第２番目の発明及び
本願第３番目の発明による薄膜電界効果トランジスタの
製法の場合、薄膜電界効果トランジスタを、第９図、第
１０図及び第１１図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合に比し格段的に高速度で動作する
ものとして、容易に製造することができる。 【実施例１】 次に、第１図を伴って、本願第１番目の発明による７Ｉ
Ｊ膜電界効果ｌ−ランジスタの製法の実施例を述べよう
。 第１図において、第９図との対応部分には同−ｎ０を付
して詳細説明を省略する。 第１図に示す本願第１番目の発明による薄膜電界効果ト
ランジスタの製法の実施例は、次に述べる順次の工程を
とって、見掛上、第６図で上述したと同様の構成を有す
るｉ１Ｍ！電界効果トランジスタを製造する。 すなわち、第９図で上述した従来の薄１ＩＩＮ界効果ト
ランジスタの製法の場合と同様に、第６図で上述したガ
ラスでなり且つ例えば６５６℃の歪点温度を有する透光
性絶縁基板１を用意する（第１図へ）。 そして、その透光性絶縁基板１上に、爾後第６図で上述
した活性層２に対応している活性層（これを第６図にお
いて２２として示している）になるアモルファスシリコ
ン！１Ａ２２’を、原料ガスとしてＳ　ｉ　２日。ガス
（ジボランガス〉を用い且つ透光性絶縁基板１の温１夷
をぞの透光性絶縁基板１の歪点温度以下の温度である４
２０℃〜５５０℃のｉ度とした減圧ＣＶＤ法によって、
１５０ｎｍの厚さに形成する〈第１図Ｂ〉。 この場合、具体的には、反応炉を用いて、その反応炉内
に、原料ガスとしてのＳｉ２Ｈ６ガスを、２０％に口ｅ
希釈して導入し、ぞしで、反応炉内をＩＴｏｒｒの圧力
に保ち、アモルファスシリコンｌＩ２’を、透光性絶縁
単板１の温度を４２０℃とするとき、２０ｍ／分の堆積
速度で、また、透光性絶縁基板１の温度を４８０℃とす
るとき、６ｎｍ／分の速度で形成した。 次に、第９図で上述した従来のｎ膜電界効果トランジス
タの製法の場合に準じて、アモルファスシリコン膜２′
に対する、透光性絶縁基板１の歪点以下の温度である例
えば５６０℃〜６５０℃の温度での熱アニーリング処理
によって、アモルファスシリコン膜２２′から、その多
結晶化されている多結晶化シリコン膜２２″を形成する
（第１図Ｃ）。この場合、具体的には、透光性絶縁基板
１の温度を６００℃とした４８時間の熱７二−リング処
理を、窒素雰囲気中で行った。 次に、第９図で上述した従来の薄膜電界効果トランジス
タの製法の場合と同様に、多結晶化シリコン膜２２“に
対するパターニング処理によって、多結晶化シリコン膜
２２″から、第６図で上述した活性層２に対応している
活性層２２を形成づる（第１図Ｄ）。 次に、透光性絶縁基板１上に、第９図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、第６
図で上述した、活性層２２を覆っ（延長しているゲート
絶縁膜３を、常圧ＣＶＤ法によって、１１００ｎの厚さ
に形成する（第１図Ｅ）。 次に、ゲート絶縁膜３上に、第９図で上述した従来のｌ
［界効果トランジスタの製法の場合と同様に、導電性を
与える不純物を高濃度に導入している多結晶化シリコン
膜を、減圧ＣＶＤ法によって、３５０ｎｍの厚さに堆積
形成し、次で、その多結晶化シリコン膜に対するパター
ニング処理によって、その多結晶化シリコン膜から、第
６図で上述したゲート電極４を形成する（第１図Ｆ〉。 次に、活性層２２に対し、第９図で上述した従来の薄１
１１電界効果トランジスタの製法の場合に準じて、ゲー
ト絶縁膜３を通して、ゲート電極４をマスクとするｎ型
不純物またはρ型不純物イオンの打込処理を行い、次で
熱アニーリング処理を行うことによって、活性層２２内
に、第６図で上述したソース領１ｄ５及びドレイン領域
６を形成する（第１図Ｇ〉。 次に、ゲート絶縁ＩＩＩ　３上に、第９図で土兆した従
来の薄膜電界効果トランジスタの製法の場合と同様に、
第６図で上述した、ゲート電極４を覆って延長している
層間絶縁ＷＡ７を、常圧ＣＶＤ法によって形成する（第
１図Ｈ）。 次に、層間絶縁膜７及びゲート絶縁膜３に、第９図で上
述した従来の薄膜電界効果トランジスタの製法の場合と
同様に、それらを通した第６図で上述した窓８及び９を
、フォトリソグラフィ法によって形成し、次で、居間絶
縁膜７上に、第６図で上述した、ソース領域５及びドレ
イン領域６にそれぞれ窓８及び９を通じて連結している
ソース電４４１０及びドレイン電極１１を、フォトリソ
グラフィ法によって形成する（第１図１＞。 次に、第９図で上述した従来の薄膜電界効果トランジス
タの製法の場合と同様に、水素を含む雰囲気中での透光
性絶縁基板１の歪点ｍ度以下の温度である例えば４００
℃の温度による熱処理を行う。 以上が、第６図に示す薄膜電界効果トランジスタの、本
願第１番目の発明によるｓｍ電界効果トランジスタの製
法の実施例である。 第１図に示す本願第１番目の発明による薄膜電界効果ト
ランジスタの製法によって製造される薄膜電界効果トラ
ンジスタは、見掛上、第６図で上述した薄膜電界効果ト
ランジスタと同様の構成を有し、従って、第６図で上述
したと同様のスイッチング素子としての機能を右する。 また、第６図に示す薄膜電界効果トランジスタで上述し
たと同様の理由で、液晶表示装置用アクティブマトリク
ス基板の薄膜電界効果トランジスタに適用して好適であ
る。 さらに、第１図に示す本願第１番目の弁明による薄膜電
界効果トランジスタの製法によれば、見掛上、第９図で
上述した従来の薄膜電界効果トランジスタの製法と同様
であり、従って、第９図で上述した従来の薄膜電界効果
トランジスタの製法の場合と同様にスイッチング素子と
しての機能を有するｉｌｌ！ｆｆｊ界効果トランジスタ
を、容易に製造することができ、また、液晶表示装置用
アクティブマトリクス基板の薄膜電界効果トランジスタ
の製法に適用して好適である。 しかしながら、第１図に示す本願第１番目の発明による
薄膜電界効果トランジスタの製法の場合、透光性絶縁基
板１上にアモルファスシリコン膜２２′を形成する工程
における減圧ＣＶＤ法において、原料ガスとしてＳ　ｉ
　２０゜ガスを用い、且つ透光性絶縁基板１の温度を、
第９図で上述した従来の３９膜電界効果トランジスタの
場合と同様の透光性絶縁基板１の歪点温度以下としてい
るが、第９図で上述した従来の２９膜電界効果トランジ
スタの製法の場合に比し低い４２０〜５５０℃の温度と
している。 このため、次の、アモルファスシリコン膜２２′に対す
る熱アニーリング処理によってそのアモルファスシリコ
ン膜２２′から多結晶化シリコン膜″を形成する工程を
とって得られる多結晶化シリコンＷＡ２２″が、アモル
ファスシリコン膜２２′を形成するときの透光性絶縁基
板１の温度（℃）に対する多結晶化シリコンＷＡ２２′
の多結晶シリコンの粒径（μｍ）の関係を実測して示し
ている第４図からも明らかなように、１μｍ以上という
、第９図で上述した従来の薄膜電界効果トランジスタの
製法の場合に比し格段的に大ぎな粒径をイ１する多結晶
シリコンでなるものとして得られ、よって、次に、その
多結晶化シリコン膜２２″に対するパターニング処理に
よってその多結晶化シリコン膜から活性層２２を形成す
る工程をとって得られる活性層２２が、１μｍ以上とい
う、第９図で土ｊホした従来のＭｇＳ電界効果トランジ
スタの場合に比し格段的に大きな粒径を有する多結晶化
シリコンでａるｂのとして１ｑられる。 このため、薄膜電界効果トランジスタを、キャリアの移
動度が、アモルファスシリコン膜２２′を形成するとき
の透光性絶縁基板１の温度（°Ｃ）に対する、活性層２
２におけるキｔｌリアの移動度（ｃｍ２／ＶＳ）の関係
を実測して示している第５図からも明らかなように、３
０ｃｍ２／ｖＳ以上というような、第９図で上述した従
来の薄膜電界効果トランジスタの製法の場合に比し大き
な値を有するものとして、容易に製造することができる
。 従って、第１図に示す本願第１番目の発明による０ＰＩ
Ａ％ｊ界効果トランジスタの製法の場合、Ｆ？ＪＢＨ電
界効果トランジスタを、第９図で上述した従来の薄膜電
界効果トランジスタの製法の場合に比し格段的に高速度
ぐ動作するものとして、容易に９Ｊ造することができる
。

【実Ｉｈ例２】 次に、第２図を伴って、本願第２番目の発明によるＦＪ
　ＩＱ電界効果トランジスタの製法の実施例をｊボベよ
う。 第２図において、第１０図との対応部分には同一符号を
付して詳ｍ説明を省略する。 第２図に示す本願第２番目の発明による薄膜電界効果ト
ランジスタの製法の実施例は、次に述べる順次の工程を
とって、見掛上、第７図Ｃ上述したと同様の薄膜電界効
果トランジスタを製造する。 すなわら、第１０図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合と同様に、第７図で上述したガラ
スでなり且つ例えば６５６℃の歪点温度を有する透光性
絶縁基板１を用意する（第２図へ）。 そして、その透光性絶縁基板１上に、ｎ型不純物または
ｐ型不純物を高濃度に導入している多結晶シリコンでな
る半導体薄膜を、減圧ＣＶＤ法によって形成し、次で、
その半導体計膜に対しパターニング処理を施して、第７
図Ｃ上述したソース領域５及びドレイン領域６を形成す
る（第２図Ｂ）。 次に、透光性絶縁基板１上に、ソース領域５及びドレイ
ン領域６を覆って延長している、爾後第７図で上述した
活性ＦＪ２に対応している活性層（第７図において２２
として示されている）なるアモルファスシリコンｇ！２
２’を、第１図で上述した本願第１番目の発明にょるに
９ｎｔＡ電界効果トランジスタの場合と同様に、原料ガ
スとしてＳｉ２Ｈ６ガスを用い且つ透光性絶縁基板１の
温度をその透光性絶縁基板１の歪点温度以下の温度であ
る４２０℃〜５５０℃の温度とした減圧ＣＶＤ法によっ
て形成する（第２図Ｃ〉。 次に、第１０図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、アモルファスシリコン膜２
２′に対する、透光性絶縁基板１の歪点温度以下の温度
である５６０°Ｃ〜６５０℃の温度での熱アニーリング
処理によって、アモルファスシリコン膜２２′から、そ
の多結晶化されている多結晶化シリコン膜２″を形成づ
−る（第２図Ｄ）。 次に、第１０図で上述した従来の７ＩＪ膜電界効果トラ
ンジスタの製法の場合に準じＣ１多帖晶化シリコン膜２
２″に対するパターニング処理によって、多結晶化シリ
コン膜２２″から、第７図で上述した活社層２に対応し
ている活性層２２を形成する（第２図Ｅ）。 次に、透光性絶縁基板１上に、第１０図で上述した従来
の薄膜電界効果トランジスタの製法の場合と同様に、第
７図で上述した、ソース領域５、ドレイン領域６及び活
性層２２を背って延長しているゲート絶縁膜３を、常圧
ＣＶＤ法によって形成する（第２図「）、。 次に、ゲート絶縁膜３上に、導電性を与える不純物を高
１１度に導入している多結晶化シリコン膜を、減圧ＣＶ
Ｄ法によって形成し、次で、その多結晶化シリコン膜に
対するパターニング処理によって、その多結晶化シリコ
ン膜から、第７図で上述したゲート電極４を形成する（
第２図Ｇ）、。 次に、ゲート絶縁膜３上に、第１０図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、第７
図で上述した、ゲートｆｆ１ｉ極４を覆つ°Ｃ延長して
いる居間絶縁膜７を、常圧ＣＶＤ法によって形成する（
第２図口）。 次に、層間絶縁膜７及びゲート絶縁膜３に、第１０図で
上述した従来の薄膜電界効果トランジスタの製法の場合
と同様に、それらを通した第７図で上述した窓８及び９
を、フォトリングラフィ法によって形成し、次で、居間
絶縁膜７上に、第１０図で上述した従来の薄膜電界効果
トランジスタの製法の場合と同様に、第７図で上述した
、ソース領域５及びドレイン領域６にそれぞれ窓８及び
９を通じて連結しているソース電極１０及びドレイン電
極１１を、フォトリングラフィ法によって形成する（第
２図Ｉ）。 次に、第１図で上述したとｌ’ｉ’ｉ１様の、水素を含
む雰囲気中での、透光性絶縁基板１の歪点温度以下の１
である例えば４００℃の温度による熱処理を行う。 以上が、第７図に示す薄膜電界効果トランジスタの、本
願第２番目の発明による薄膜電界効果トランジスタの製
法の実施例である。 第２図に示す本願第２番目の発明による薄膜電界効果ト
ランジスタの製法によって製造される薄膜電界効果トラ
ンジスタは、見掛上、第７図で上述した薄膜電界効果ト
ランジスタと同様の構成を右し、従って、詳細説明は省
略するが、′：Ｍ７図で上述した本願第１番目の発明に
よる薄膜電界効果トランジスタの製法によって得られる
薄膜電界効果１ランジスタの場合と同様の特徴を有する
。 また、第２図に示す本願第２番目の発明による１ｌｌｌ
ｌ電界効果トランジスタの製法によれば、見掛上、第１
０図で上述した従来の薄膜゛４界効果トランジスタの製
法と同様であるので、詳細説明は省略するが、第１０図
で上述した従来の薄膜電界効果トランジスタの製法の場
合と同様の特徴を有する。 しかしながら、第２図に示す本願第２番目の発明による
薄ＲＩＡＮ界効果トランジスタの製法によれば、透光性
絶縁基板１上にアモルファスシリコン躾２２′を形成す
る工程における減圧ＣＶＤ法において、第１図で上述し
た本願第１番目の発明による薄ＩＩ！電界効果トランジ
スタの製法の場合と同様に、原料ガスとしてＳ　ｉ　２
ト（。 ガスを用い且つ透光性絶縁基板１のＵ　ｌｆｆ１を４２
０℃〜５５０℃としているので、詳細説明は省略するが
、第１図で上述した本願第１番目の発明による薄膜電界
効果トランジスタの製法の場合と同様の特徴を有する。 【実施例３］ 次に、第３図を伴って、本願第１番目の発明による薄膜
電界効果トランジスタの製法の実施例を述べよう。 第３図において、第１１図との対応部分には同一符号を
付して詳細説明を省略する。 第３図に示す本願第３番目の発明による薄膜電界効果ト
ランジスタの実施＠【よ、次に述べる順次の工程をとっ
て、見掛上、第８図で−Ｅ述したと同様の薄膜電界効果
トランジスタを製造する。 すなわち、第１１図で上述した従来の薄膜電界効果トラ
ンジスタの製法の場合と同様に、第８図で上述したガラ
スでなり且つ例えば６５６℃の歪点温度をａする透光性
絶縁基板１を用意する（第３図Ａ）。 次に、第１１図で上述した従来の薄膜電界効果トランジ
スタの製法の場合と同様に、透光性絶縁基板１上に、導
電性を有する不純物を高濃度に導入している多結晶化シ
リコン膜を、減圧ＣＶＤ法によって形成し、次で、その
多結晶化シリコン躾に対するパターニング処理によって
、その多結晶化シリコン股から、第８図で上述したゲー
ト電極４を形成する（第３図Ｂ）。 次に、透光性絶縁基板１上に、第１１図で上述した従来
の薄膜電界効果トランジスタの製法の場合と同様に、第
８図で上述した、ゲート電極４を覆って延長しているゲ
ート絶縁膜３を、常圧ＣＶＤ法によって形成する（第３
図Ｃ）。 次に、ゲート絶縁膜３士に、爾後筒８同゛ぐ−Ｌ述した
活性層２に対応している活性層〈第８図において２２と
しで示されている）になる７［ルフ７スシリコン膜２２
′を、第１図で上述した本願第１番目の発明による；１
（ｌ膜電界効果トランジスタの場合と同様に、原料ガス
として５２１−１６万スを用い且つ透光性絶縁基板１の
温度をその透光性絶縁基板１の歪点温度以下の温度であ
る４２０℃〜５５０℃の温度とした減圧ＣＶＤ法によっ
て形成する（第３図Ｄ）。 次に、第１１図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、アＥルフ７スシリコン膜２
２′に対する、透光性絶縁基板１の歪点温度以下の温度
である５６０℃〜６５０℃の温度での熱アニーリング処
理によって、アモルファスシリコン１１！２２’　から
、その多結晶化されている多結晶化シリコン膜２２″を
形成する（第３図Ｅ）。 次に、第１１図で上述した従来の薄膜電界効果トランジ
スタの製法の場合に準じて、多結晶化シリコンｇ１２２
　”に対するパターン化処理にって、多結晶化シリコン
１１９２２　″から、第８図で上述した活性Ｒ２に対応
している活性層２２を形成する（第３図Ｆ）。 次に、ゲート絶縁ｙＡａ上に、第１１図で上述した従来
の薄膜電界効果１ランジスタの製法の場合と同様に、導
電性を与える不純物を高濃度に導入し且つ活性層２を覆
って延長している多結晶シリコンでなる半導体薄膜を形
成し、次に、その半導体薄膜に対するパターニング処理
によって、その半導体薄膜から、第８図で上述したソー
ス領域５及びドレイン領域６を形成する（第３図Ｇ）。 次に、ゲート絶縁膜３士に、第１１図で上述した従来の
薄膜電界効果トランジスタの製法の場合と同様に、第８
図で上述した、活性層２、ソース領域５及びドレイン領
域６を覆って延長している層間絶縁膜７を、常圧ＣＶＤ
法によって形成する（第３図Ｈ）。 次に、層間絶縁ｗＡ７に、第１１図で上述した従来の薄
膜電界効果トランジスタの製法の場合と同様に、第８図
で上述した窓８及び９を、フォトリソグラフィ法によっ
て形成し、次で、居間絶Ｒ膜７上に、第１１図“Ｃ上述
した従来の薄膜電界効果１ランジスタの製法の場合と同
様に、第８図で上述したソース領域５及びドレイン領１
１６にそれぞれ窓８及び９を通じて連結し〔いるソース
１ｆｆｉｌｏ及びドレイン電極１１を、フォトリソグラ
フィ法によって形成する（第３図Ｉ）。 次に、第１図で上述した本願第１番目の発明による薄膜
電界効果トランジスタの場合と同様の、水素を含む雰囲
気中での、透光性絶縁基板１の歪点温度以下の温度であ
る例えば４００°Ｃの温度による熱処理を行う。 以上が、第８図に示す薄膜電界効果トランジスタの、本
願第３番目の発明によるλＶ膜゛眉界効果トランジスタ
の製法の実施例である。 第３図に示す本願第３番目の発明によるｌ’ｌ　Ｄ！Ａ
電界効果トランジスタの製法によつて製造されるイＷ膜
電界効果トランジスタは、見損上、第８図で上述した薄
膜電界効果トランジスタと同様の構成を４１シ、従って
、詳細説明は省１８づるが、第８図で上述した本願第１
番目の発明による薄膜電界効果トランジスタの製法によ
って１ｑられる薄膜電界効果トランジスタの場合と同様
の特徴をイｊケる。 また、第３図に示す本願第３番目の発明による薄膜電界
効果トランジスタの製法によれば、見掛上、第１１図で
上述した従来の薄膜電界効果トランジスタの製法と同様
であるので、詳細説明は省略づるが、第１１図で上述し
た従来の薄膜電界効果トランジスタの製法の場合と同様
の特徴を右する。 しかしながら、第３図に示す本願第３番目の発明による
薄膜電界効果トランジスタの製法によれば、透光性絶縁
基板１上にアモルファスシリコン膜２２′を形成する工
程における減圧ＣＶＤ法において、第１図で上述した本
願第１番目の発明による薄膜電界効果トランジスタの製
法の場合と同様に、原料ガスとしてＳｉ２目。 ガスを用い且つ透光性絶縁基板１の温度を４２０℃〜５
５０℃としているので、詳細説明は省略するが、第１図
で上述した本願第１番目の発明による薄膜電界効果トラ
ンジスタの製法の場合と同様の特徴を有する。 なお、上述においては、本発明のわずかな実施例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図Ａ−１は、本願第１番目の発明による薄膜電界効
果トランジスタの製法の実施例を示寸順次の工程におけ
る路線的断面図である。 第２図Ａ〜■は、本願第２番目の発明による′ａ薄膜電
界効果トランジスタ製法の実施例を示す順次の工程にお
ける路線的断面図である。 第３図Ａ〜Ｉは、本願第３番目の発明による薄膜電界効
果トランジスタの製法の実施例を示す順次の工程におけ
る路線的断面図である。 第４図は、本発明による薄膜電界効果トランジスタの製
法の説明に供する、アモルファスシリコン膜を形成４゛
るときの透光性絶縁基板の温度に対する、多結晶化シリ
コン族の多結晶シリコンの粒径の関係を示す図である。 第５図は、本発明による薄膜電界効果トランジスタの製
法の説明に供する、アモルファスシリコン膜を形成する
ときの透光性絶縁基板の温度に対する、活性層における
キャリアの移動度（Ｃｍ２／ｖＳ〉の関係を示す図であ
る。 第６図、第７図、第８図は、従来提案されている薄膜電
界効果トランジスタ、及び本発明によって製造される薄
膜電界効果トランジスタを示す路線的断面図である。 第９図Ａ〜■は、第６図に示す簿膜電界効果トランジス
タの、従来の製法を示す順次の工程における路線的断面
図である。 第１０図Ａ−１は、第７図に示す薄膜電界効果トランジ
スタの、従来の製法を示す順次の工程における路線的断
面図である。 第１１図Ａ−Ｅは、第８図に示すＭ膜゛冶界効果トラン
ジスタの、従来の製法を示す順次の工程における路線的
断面図である。 １・・・・・・・・・・・・・・・透光性絶縁基板２・
・・・・・・・・・・・・・・活性層２′・・・・・・
・・・・・・アモルファスシリコン膜２″・・・・・・
・・・・・・多結晶化シリコン族３・・・・・・・・・
・・・・・・ゲート絶縁膜４・・・・・・・・・・・・
・・・ゲート電極５・・・・・・・・・・・・・・・ソ
ースｆＡＩＩＡ６・・・・・・・・・・・・・・・ドレ
イン領域７・・・・・・・・・・・・・・・層間絶縁膜
８．９・・・・・・・・・窓

Claims (1)

1. 【特許請求の範囲】 １、ガラスでなる透光性絶縁基板上に、アモルファスシ
   リコン膜を減圧ＣＶＤ法によって形成する工程と、 上記アモルファスシリコン膜に対する熱ア ニーリング処理によって、上記アモルファスシリコン膜
   から、その多結晶化されている多結晶化シリコン膜を形
   成する工程と、 上記多結晶化シリコン膜に対するパターニ ング処理によって、上記多結晶化シリコン膜から、活性
   層を形成する工程と、 上記透光性絶縁基板上に、上記活性層を覆 って延長しているゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜上に、上方からみて、上 記活性層を幅方向に横切って延長しているゲート電極を
   形成する工程と、 上記活性層内に、上記ゲート電極を挟んだ 両位置において、ｎ型不純物またはｐ型不純物の導入処
   理によって、ソース領域及びドレイン領域を形成する工
   程とを有する薄膜電界効果トランジスタの製法において
   、 上記アモルファスシリコン膜を形成する工 程における減圧ＣＶＤ法において、原料ガスとしてＳｉ
   ＿２Ｈ＿６ガスを用い且上記透光性絶縁基板の温度をそ
   の透光性絶縁基板の歪点温度以下の温度である４２０℃
   〜５５０℃とすることを特徴とする薄膜電界効果トラン
   ジスタの製法。 ２、ガラスでなる透光性絶縁基板上に、ｎ型不純物また
   はｐ型不純物を導入している半導体薄膜でなるソース領
   域及びドレイン領域を、並置して、所要のパターンに、
   形成する工程と、 上記透光性絶縁基板上に、上記ソース領域 及びドレイン領域を覆って延長しているアモルファスシ
   リコン膜を減圧ＣＶＤ法によって形成する工程と、 上記アモルファスシリコン膜に対する熱ア ニーリング処理によって、上記アモルファスシリコン膜
   から、その多結晶化されている多結晶化シリコン膜を形
   成する工程と、 上記多結晶化シリコン膜に対するパターニ ング処理によって、上記多結晶化シリコン膜から、上記
   ソース領域及びドレイン領域間に延長している活性層を
   形成する工程と、 上記透光性絶縁基板上に、上記活性層を覆 って延長しているゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜上に、上方からみて、上 記活性層を幅方向に横切って延長しているゲート電極を
   形成する工程とを有する薄膜電界効果トランジスタの製
   法において、 上記アモルファスシリコン膜を形成する工 程における減圧ＣＶＤ法において、原料ガスとしてＳｉ
   ＿２Ｈ＿６ガスを用い且つ上記透光性絶縁基板の温度を
   、その透光性絶縁基板の歪点温度以下の温度である４２
   ０℃〜５５０℃とすることを特徴とする薄膜電界効果ト
   ランジスタの製法。 ３、ガラスでなる透光性絶縁基板上に、ゲート電極を、
   所要のパターンに形成する工程と、上記透光性絶縁基板
   上に、上記ゲート電極 を覆って延長しているゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜上に、アモルファスシリ コン膜を減圧ＣＶＤ法によって形成する工程と、 上記アモルファスシリコン躾に対する熱ア ニーリング処理によって、上記アモルファスシリコン膜
   から、その多結晶化されている多結晶化シリコン膜を形
   成する工程と、 上記多結晶化シリコン膜に対するパターニ ング処理によって、上記多結晶化シリコン膜から、上方
   からみて、上記ゲート電極を横切って延長している活性
   層を形成する工程と、上記透光性絶縁基板上に、上記活
   性層の上 記ゲート電極を挟んだ両領域に連結し且つｎ型不純物ま
   たはｐ型不純物を導入している半導体薄膜でなるソース
   領域及びドレイン領域を、所要のパターンに形成する工
   程とを有する薄膜電界効果トランジスタの製法において
   、上記アモルファスシリコン膜を形成する工 程における減圧ＣＶＤ法において、原料ガスとしてＳｉ
   ＿２Ｈ＿６ガスを用い且つ上記透光性絶縁基板の温度を
   その透光性絶縁基板の歪点温度以下の温度である４２０
   ℃〜５５０℃とすることを特徴とする薄膜電界効果トラ
   ンジスタの製法。