JPS6055614A - 半導体単結晶膜の製造方法 - Google Patents

半導体単結晶膜の製造方法

Info

Publication number
JPS6055614A
JPS6055614A JP58163297A JP16329783A JPS6055614A JP S6055614 A JPS6055614 A JP S6055614A JP 58163297 A JP58163297 A JP 58163297A JP 16329783 A JP16329783 A JP 16329783A JP S6055614 A JPS6055614 A JP S6055614A
Authority
JP
Japan
Prior art keywords
film
single crystal
semiconductor
annealing
semiconductor single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58163297A
Other languages
English (en)
Inventor
Ichiro Moriyama
森山　一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58163297A priority Critical patent/JPS6055614A/ja
Publication of JPS6055614A publication Critical patent/JPS6055614A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体単結晶薄膜、特に絶縁体上に半導体単結
晶薄膜（Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　ｏｎ　Ｉｎ５ｕ
ｌａｔｏｒ　ｓ以下ＳＯＩと略す）を製造する方法に関
するものである。
一般にＳＯＩの製造法は単結晶絶縁体上に半導体薄膜ヲ
ヘテロエピタキシャル成長させる方法と非結晶絶縁体上
に半導体薄膜を堆積させそれをアニールすることによシ
再結晶化させる方法に分類される。特に後者は下層の非
結晶絶縁体を広範囲に選択でき、さらにデバイス上に絶
縁体層を介してデバイスを形成する、いわゆる多層デバ
イス構造をつくる技術として有効な方法である。この製
造法の１つに種結晶を利用する方法がある。この製と同
じ半導体薄膜をＣＶＤ法等の方法により堆積させる。こ
の半導体薄膜の一部は下の半導体単結晶基板と接触して
いる。この接触部分は次のアニール工程において再結晶
化の種となる部分であシ、通常シード部とよばれる。次
にこれをレーザーアニールや電子ビームアニール等の方
法で融点あるいはそれ以上の温度まで加熱する。通常半
導体の熱伝導度は絶縁体より大きいから、溶融した上層
半導体薄膜の中でシード部が先に冷却され下層半導体単
結晶を種結晶としてエピタキシャルに］す結晶化する。
従ってシード部から絶縁体膜上の半導体薄膜へ向かって
（ム）結晶化が’ｔｌｋ行Ｌ、最終的に半導体単結晶の
薄膜が得られる　この方法によって得られた半導体単結
晶膜は種結晶を利用しない製造法に対し、種結晶と面方
位が−ｊｊｋ　した単結晶でありしかも大面積の膜であ
るためｔｌ、目されている。
しかし、このＳｏＩ製漬法は下１１１；の欠点をもって
いる。前述のように半導体の熱イバ導度は絶縁体より大
きいため、前ｉ１：　Ｓ　ＯＩ製１告過程において」１
１芦積した半導体薄膜をアニール［７だ時、シード部の
半導体薄膜は絶縁体膜上の半導体薄膜、１：　＃）　ｍ
融１〜にくい。従ってシード部の半導体′ＩｖＪ−膜を
溶融させようとすると、絶縁体膜」二の半導体島１１々
を必要以上に加熱せざるを得ないことにたり、特に多（
−デバイス構造を想定した場合絶縁体下にｉ、ｊｌの工
程で形成本発明の目的はアニールに要するエネルギを減
少させ、下層のデバイスの特性に悪影ｗを４えないよう
な半導体単結晶膜の製造方法を提供することである。
本発明によれば少なくとも表面に半導体単結晶層を備え
た基板上に絶縁体膜を形成し、この絶縁体膜の所望の部
分を開孔してシード部とガし、次いで半導体膜を形成し
、この半導体膜にアニールを施して単結晶化させる半導
体単結晶膜の製造方し、次いでアニールを施すことを特
徴とする半導体単結晶膜の製造方法が得られる。
一般に半導体単結晶また多結晶に同じ半導体元素をイオ
ン注入すると、注入された部分のみアモルファス化する
ことができる。このイオン注入でできたアモルファス半
導体は完全にランダムな理想的アモルファスに近い状態
であるといわれ、半存在するためアニールによってエピ
タキシャル成長できない。
本発明により前述の半纏体Ｗ＋膜をイオン注入によって
アモルファス化すると融点が低下し、従来法に比較し、
低温でアニール、丙結晶化が可能となり、下層デバイス
への悪影＃＃を低減できる。さらにアニールに可花元の
レーザーアニール法を用いるならば光吸収係数が一桁大
きいため、加熱の効率が高く前記効果を増大させるとい
う第１１点をもつ。
次に本発明を８１０．−Ｊ二の８ｉ結晶成長の実施例を
もって説明する。第１図（ａ）　、　（ｂ）　、　（ｅ
）はその工程を説明するために示したＳＯＩ構造の断面
模式図である。
ここで１はｓｉ単結晶基板、２はＳＩＯ，，３はＳ１多
結（５） 晶、４はアモルファスＳｔである。
まずＳｉ単結晶基板に対しＬＯＧＯ８酸化法を用いて一
部分に厚さ０．５μｍの５ｉ０２膜２を形成し、その上
にＬＰＣＶＤ法により多結晶Ｓｉ膜を厚さ０．４μｍ堆
ｃｍ　−２である。このように多重イオン注入を行なっ
二、たゞのは厚さ０．４μｍの多結晶Ｓｉ４膜及び多結
晶ＳｉとＳｉ単結晶基板の界面領域を均一にアモルファ
ス化す″るためである。従ってこのとき上層の８１膜は
完全にランダムな理想的アモルファスに近い状態になっ
ており、その融点は８００〜９００℃（Ｓｉ単結晶また
多結晶は〜１４００℃）吸収係数は、波長〜０．５１４
５μｍ）で、アモルファス化したＳ　ｉ　ｆｌｌ膜４を
加熱溶融させ、さらにｆ”Ｊ結晶化を進行さ仕た。この
とき種結晶を含む領１或はアモルファス化しているため
Ｓｔ多結晶に比較して融点が低いのでレーザパワーを低
減できる。しかもレーザーの波長においてアモルファス
Ｓｔの吸収係数多結晶ＳＬより一桁大きいためより効果
的に加熱することができる。
次に溶融面後Ｓｉ単結晶基板１に接触したアモルファス
Ｓｔ薄膜は単結晶ｓｉの熱伝導度が大きいことから、選
択的に、かつエビタギシャルに出精晶化し従来法に比較
し、下層デバイスに対してより影響が小さい状態でＳＯ
Ｉ構造をつくることが可能である。
以上、本発明の製造法では半導体はＳｔに、アニール方
法はレーザアニールに限定して述べたが、他の半導体（
Ｇｅ等）他のアニール方法（電子ビームアニール、フラ
ッシュランプアニール等）ニついても同様の効果は得ら
れる。
【図面の簡単な説明】
第１図６）　、　（ｂ）　、　（ｅ）は本発明の製造方
法を説明するため、主要工程におけるＳＯＩ構造の断面
を順次示した断面模式図である。 図中の１はＳｔ単結晶基板、２はＳｉｎ、膜、３は多結
晶ＳＳ膜、４はアモルファスＳｔ膜である。 工業技術院長

Claims (1)

    【特許請求の範囲】
  1. 少なくとも表面に半導体単結晶層を（Ｉｉｉ＋えた基板
    上に絶縁体膜を形成し、この絶縁体膜の所望の部分を開
    孔してシード部となし１次いで半導体膜を−ルを施すこ
    とを特徴とする半導体単結晶膜の製造方法。
JP58163297A 1983-09-07 1983-09-07 半導体単結晶膜の製造方法 Pending JPS6055614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58163297A JPS6055614A (ja) 1983-09-07 1983-09-07 半導体単結晶膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58163297A JPS6055614A (ja) 1983-09-07 1983-09-07 半導体単結晶膜の製造方法

Publications (1)

Publication Number Publication Date
JPS6055614A true JPS6055614A (ja) 1985-03-30

Family

ID=15771146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58163297A Pending JPS6055614A (ja) 1983-09-07 1983-09-07 半導体単結晶膜の製造方法

Country Status (1)

Country Link
JP (1) JPS6055614A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239520A (ja) * 1986-04-11 1987-10-20 Nec Corp Ｓｏｉ膜の形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239520A (ja) * 1986-04-11 1987-10-20 Nec Corp Ｓｏｉ膜の形成方法

Similar Documents

Publication Publication Date Title
JPS5939790A (ja) 単結晶の製造方法
JPS6119116A (ja) 半導体装置の製造方法
JPH04132212A (ja) 半導体膜の製造方法
JPS58184720A (ja) 半導体膜の製造方法
JPS6147627A (ja) 半導体装置の製造方法
JPH03286520A (ja) 結晶性半導体薄膜の製造方法
JPS5939791A (ja) 単結晶の製造方法
JPS59148322A (ja) 半導体装置の製造方法
JPH0335821B2 (ja)
JP2699325B2 (ja) 半導体装置の製造方法
JP3325629B2 (ja) 半導体装置の製造方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPH0236052B2 (ja)
JPS59128292A (ja) 薄膜の結晶化方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS62130510A (ja) 半導体基体の製造方法
JPH02188499A (ja) 結晶粒径の大きい多結晶シリコン膜の製法
JPS61123125A (ja) 半導体装置の製造方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPS63108A (ja) 半導体素子の製造方法
JPS61116821A (ja) 単結晶薄膜の形成方法
JPS61111517A (ja) シリコン基体
JPH03284831A (ja) 半導体薄膜の形成方法
JPS61160924A (ja) 半導体薄膜結晶層の製造方法
JPS63271916A (ja) シリコン薄膜の形成方法