JPH0336782A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH0336782A
JPH0336782A JP17228189A JP17228189A JPH0336782A JP H0336782 A JPH0336782 A JP H0336782A JP 17228189 A JP17228189 A JP 17228189A JP 17228189 A JP17228189 A JP 17228189A JP H0336782 A JPH0336782 A JP H0336782A
Authority
JP
Japan
Prior art keywords
substrate
resistor
resistance value
integrated circuit
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17228189A
Other languages
English (en)
Inventor
Takumi Suzuki
工 鈴木
Hiroaki Toshima
博彰 戸島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17228189A priority Critical patent/JPH0336782A/ja
Publication of JPH0336782A publication Critical patent/JPH0336782A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概要〕 本発明は集積回路装置、例えば基板上に受動素子や能動
素子、膜抵抗体等を組み合わせた回路を実装した混成集
積回路装置に関し、 基板の反りによっておきる該基板上に形成された膜抵抗
体の抵抗値変動による影響を受けずに、しかも効率的に
製造できる集積回路装置を提供することを目的とし、 基板上に少なくとも膜抵抗体からなる回路素子を含む回
路が構成され、該基板全体を被覆するモールド形成され
た樹脂外装を持ち、該回路内で基板表裏両面に形成され
たほぼ等しい抵抗値を有する膜抵抗体が、スルーホール
を介して直列に接続されるように構成する。
〔産業上の利用分野〕
本発明は集積回路装置、例えば基板上に受動素子や能動
素子、膜抵抗体等を組み合わせた回路を実装した混成集
積回路装置に関する。
近年の混成集積回路装置においてはその耐久性、信頼性
の一層の向上のため、空気中の塵、湿気などから前記混
成集積回路装置を保護するためにモールド形成された樹
脂外装を持つものが多くなってきている。
こういった混成集積回路装置は、長期に渡って実装回路
素子の電気的な特性変動が少なく安定した特性を示すた
め、高信頼性を必要とする機器からの需要が増えている
〔従来の技術〕
第6図は、モールド形成された樹脂外装を持つ従来の混
成集積回路装置を示す断面図である。
図中1は蒸着やスクリーン印刷等で基板上に形成される
薄膜或いは厚膜抵抗体、4は基板であって、セラミック
やポリイ藁ド等でつくられ該基板4上には回路が構成さ
れる。5はモールド形成された樹脂外装であり、該基板
4上に構成された回路を保護するためのものである。6
は実際に回路を構成する能動素子である半導体チップ、
7は同じく回路を構成する受動素子であるコンデンサ、
抵抗、コイル等のチップである。8はリードフレームか
ら分離形成された該基板4を保持するステージであり、
該基板4の四隅または周囲のみを支持するように開口部
8aを有し、これにより基板4裏面も素子実装面として
利用可能となり、且つモールド樹脂外装5の割れ現象を
抑制する。9.10はそれぞれリードフレームから分離
形成されたインナーリード、アウターリードであって、
該樹脂外装5の内部と外部とを電気的に接続するための
接続用リードである。11は該基板4と該インナーリー
ド9とを接続するボンディングワイヤである。
本図に示す如く、前記基板4の表裏面上に構成された回
路は、空気中の塵や湿気等から該回路を保護するために
モールド形成された樹脂外装5によって該基板4全体が
覆われている。しかしこの樹脂外装5は該回路を保護す
るだけでなく、該樹脂外装5のモールド形成に伴う該基
板4の表裏への圧力差により、該基板4を球面形に反ら
せてしまうという副作用を持つ。そして該基板4の反り
は該基板4上に形成された該膜抵抗体1に圧力や張力を
与え、該膜抵抗体1の抵抗値を変動させてしまうのであ
る。
また前記膜抵抗体1の抵抗値は、該基板4両面での樹脂
外装5の硬化による樹脂圧力自体によっても減少してし
まう。
混成集積回路装置の信頼性を向上させるためには、これ
らの抵抗値変動による影響を取り除く必要がある。
ところで一般的に基板4の反りは、樹脂外装5の基板4
より上側部分の厚さと下側部分の厚さとの比率、そして
該基板4上で回路を構成している部品の密度で定まって
くる。
従来の技術においては、前述の抵抗値変動を防ぐために
、多種多様の混成集積回路装置各々について、予め試作
段階でその樹脂外装5の上下の厚さ比率を実際に変化さ
せながらその反りを調べ、基板4が反らない樹脂外装5
の上下の厚さ比率を探し出していた。そして量産段階に
おいて、各混成集積回路装置に探し出したそれぞれの比
率を適用することで基板4が反らないようにし、基板4
上に形成された膜抵抗体1の抵抗値が変動しないように
していた。
また樹脂圧力自体による抵抗値の減少については、回路
作成時にあらかじめ減少する抵抗値分を上乗せする方法
を用いていた。
〔発明が解決しようとする課題〕
従って一つの混成集積回路装置についてその基板4が反
らないようにするためには、上述のように各混成集積回
路装置ごとに基板4が反らない樹脂外装5の上下の厚さ
比率を探しだして設定するといった面倒な手順を踏まな
ければならないといった問題を生じていた。
しかも同様の工程を少量多種の混成集積回路装置全てに
ついて行うことは、膨大な手間がかかり非常に非効率的
である。
本発明はモールド形成された樹脂外装を持つ集積回路装
置において、基板の反りによっておきる該基板上に構成
された膜抵抗体の抵抗値変動による影響を受けずに、し
かも効率的に製造できる集積回路装置を提供することを
目的とする。
〔課題を解決するための手段〕 前記目的は、基板上に少なくとも膜抵抗体からなる回路
素子を含む回路が構成され、該基板全体を被覆するモー
ルド形成された樹脂外装を持ち、該回路内で、基板表裏
両面に形成されたほぼ等しい抵抗値を有する膜抵抗体が
、スルーホールを介して直列に接続されるような集積回
路装置とすることで達成される。
〔作用〕
第5図は、基板が球面形に反ることによっておきる、該
基板上に形成された膜抵抗体の抵抗値変化を示す説明図
であり、該基板の中心線における断面図である。
図中第1図と同一のものは同一の符号で示してあり、l
及び1”は各々基板の表裏面上に形成されている膜抵抗
体を示す。
まず同図において、基板4が反っていない場合の基板4
の表裏に形成された膜抵抗体l、1′の抵抗値変化をO
とする。
ここで基板4が上向きに反った場合、基板4表側に形成
された膜抵抗体1の抵抗値は増加し、同裏側に形成され
た膜抵抗体1゛の抵抗値は減少する。また基板4が下向
きに反った場合は基板4表側に形成された膜抵抗体1の
抵抗値は減少し、同裏側に形成された膜抵抗体1″の抵
抗値は増加する。
このとき表裏の膜抵抗体1、l“のそれぞれの抵抗値の
変動率は、符号は異なるがその絶幻値はほぼ等しい値と
なる。従って、表裏の膜抵抗体1.1″の抵抗値を等し
くしておけば、基板4が表裏どちら側にどれだけ反った
としても、言亥基(反4の表裏面に形成された膜抵抗体
の片面の抵抗値の増加分ともう片面の抵抗値の減少分と
はほぼ等しい値となる。
本発明においては、所望の抵抗値を均等に分割し、その
分割した抵抗値を持った一対の膜抵抗体1a、1bを各
々基板4の表と裏とに配置し、両膜抵抗体1a、1bを
スルーホール3で電気的に直列に接続して1つの合成抵
抗体を形成している。
従って基板4が反ってその基板4の表裏に形成した膜抵
抗体1a、1bの抵抗値が変動しても、表裏の一対の膜
抵抗体1a、1bのそれぞれの抵抗値の変化分が互いに
その変化分を相殺する。
二のため本発明の集積回路装置における基板4が表裏の
どちら側にどれだけ反っても、回路内に形成された膜抵
抗体1a、1bを表裏で1つの合成抵抗体として使用し
ていれば、その合成抵抗体の抵抗値はほとんど変動しな
いことになる。
〔実施例] (a)一実施例の説明 第1図は本発明の一実施例を示す斜視図であり、第6図
と同一のものは同一の符号で表している。
図中1aは表側抵抗体、1bは裏側抵抗体であり、共に
蒸着またはスクリーン印刷等で薄膜或いは厚膜抵抗体と
して基板4表裏面に形成されている。また2aは表側電
極であり、2bは裏側電極である。3は基板4の表裏面
に設けられた膜抵抗体を電気的に接続するためのスルー
ホールであって、その内部には導体が公知の技術により
形成されている。
本図において樹脂外装5は図示していないが、実際には
基板4はモールド形成された樹脂外装5によって覆われ
ている。
本実施例における集積回路装置は、例えば抵抗体に厚膜
抵抗体を用いる場合、およそ次のような手順で製作され
る。
■ 表裏に配置する一対の膜抵抗体1a、1bを直列に
接続するような基板4の位置に、スルーホール3をあら
かじめ開けておく。
■ 先ず基板4表側に、抵抗体となる酸化ルテウム等の
抵抗ペーストをスクリーン印刷によってセラミック等で
できた基板4上に付着させる。
■ 該基板4を空気中900°Cで焼成し、表側の厚膜
抵抗体1aを形成する。
■ 抵抗ペーストと同様の方法で、基板4上の所定の位
置に、電極となる銀パラジウム等の導体ペーストを付着
させる。
■ 該基板4を再び空気中900″Cで焼威し、表側の
電極2aを形成する。
■ 同様の工程を、基板4の裏面についても行ない、裏
側の抵抗体1b及び裏側の電極2bを形成する。
■ 以後第2図に図示はしていないが、4翠に応じてそ
の他の回路素子を基板4に実装する。
■ 基板4を第6図の如く、リードフレームの開口部を
有するステージに載せ、基板4とリードフレームのイン
ナーリードとをポンディングワイヤで接続する。
■ 最後に構成した回路を保護するために、基板4及び
リードフレームを金型内に設置し、低圧モールド手法に
てエキポジ樹脂等の封止樹脂で樹脂外装5を形成し、リ
ードフレームの共通バーを切除して製造される。
ただしここでその樹脂外装5は、従来のように各集積回
路装置ごとにその厚さを設定してやる必要はなく既定値
でも構わない。
以上の手順によって第1図に示すような、本発明による
集積回路装置が完成する。
本実施例においては、基板4の表裏に形成された一対の
膜抵抗体1a、1bがスルーホール3を介して接続され
、1対で1つの合成抵抗体を形成している。
このため基板4が反って該基板4の表裏に形成された膜
抵抗体1a、1bの抵抗値に変動を来しても、表側の膜
抵抗体1aの抵抗値変動と裏側の膜抵抗体1bの抵抗値
変動とが互いにその変動分を相殺し、1つの合成抵抗体
としてみればその抵抗値はほとんど変動していないこと
になる。
次に第4図に、本発明による集積回路装置において実際
に樹脂外装5の上下の厚さ比率を変化させて基板4を反
らせた時の、基板4表裏に配置された一対の膜抵抗体1
a、1bの抵抗値変動率を測定した結果を示す。
同図において樹脂外装5の上下の厚さ比率が高くなり、
すなわち上側が厚くなると、基板4は下側に反り、表側
の膜抵抗体1aの抵抗値は小さく、裏側の膜抵抗体1b
の抵抗値は大きくなる。逆に樹脂外装5の上下の厚さ比
率が低くなり、すなわち下側が厚くなると、基板4は上
側に反り、表側の膜抵抗体1aの抵抗値は大きく、裏側
の膜抵抗体1bの抵抗値は小さくなっている。
また、樹脂外装5の上下の厚さ比率がどのくらいであっ
ても、すなわち基板4がどのくらい反っていても、基v
i、4の表裏に配置された一対の膜抵抗体1a、1bの
それぞれの抵抗値の変動率の合計は、−0,8%強前後
を示している。従って一対の膜抵抗体1a、1bから構
成される1つの合成抵抗体としてみれば、基Fi4の反
りに関係なくほぼ一定の変動率を示していることがわか
る。
またこの0.8%の抵抗値の減少は、従来生していた。
ものと同じ原因に基づくものであって、樹脂外装5の硬
化に伴う圧力によって生ずる抵抗値の減少である。この
現象に関しては、従来技術と同様に抵抗値の減少分をあ
らかしめ設計時の抵抗値に上乗せしておくのがよいであ
ろう。
(b)他の実施例の説明 第2図及び第3図は本発明における第2、第3の実施例
を示す説明図であり、第1図と同一のものは同一の符号
で表しである。
また、両図において基板4と樹脂外装5の図示は共に省
略しである。
本発明において基板の表裏に形成される膜抵抗体1a、
1bの向きは、基板の反り方が球面形であるために抵抗
値が等しければどういった向きでもよく、第2図のよう
に同一方向であっても、或いは第3図のようにハの字形
の配置であってもよい。
また一対の抵抗体1a、1bからなる合成抵抗体の入口
と出口の電極は、共に同一面に配置される必要はなく、
第3図のように必要に応して表裏に分離配置されていて
もよい。
或いはこの一対の膜抵抗体1a、1bは、基板の反りに
よる各抵抗値の変動量が等しい限り、基板を挟んで近接
していなくともよい。
上述の実施例(a)において本発明における集積回路装
置の製作手順を示したが、この手順に従って集積回路装
置を製作する必要はない。例えば抵抗体に薄膜抵抗体を
用いるならば、本発明における集積回路装置の製作手順
は上述の実施例(a)とは異なる手順となる。
また必要ならば、対をなす膜抵抗体1a、1bの間に受
動素子等の他の回路素子を直列に接続してもかまわない
或いは基板、抵抗ペースト、導体ペースト等に使用する
物質は、上述の実施例(a)で挙げた物塩外でも使用に
耐えうる物質ならばかまわない。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
〔発明の効果〕
以上説明したように本発明の集積回路装置によれば、回
路が構成されている基板がどのくらい反ったとしても、
その回路内で使用されている膜抵抗体の抵抗値の変動は
非常に小さいという効果を奏する。
そして多種多様の集積回路装置それぞれについて樹脂外
装の上下の厚さ比率を設定する手間が省けることから、
係わる集積回路装置の生産効率の向上に寄与するところ
が大きい。
【図面の簡単な説明】
第1図は本発明の一実施例を示す斜視図、第2図は本発
明の第2の実施例を示す説明図、第3図は本発明の第3
の実施例を示す説明図、第4図は本発明において樹脂外
装の上下の厚さ比率に対する膜抵抗体の抵抗値変動率を
示す説明図、 第5図は基板の反りに対してそれに伴う膜抵抗体の抵抗
値変化を示す断面図、 第6図は樹脂外装を行った従来の混成集積回路装置の断
面図である。 図中、l、1° ・・・薄膜或いは厚膜抵抗体1a・・
・基板の表に形成される 膜抵抗体 1b・・・基板の裏に形成される 膜抵抗体 2a・・・基板の表に形成される 電極 2b・・・基板の裏に形成される 電極 ・スルーホール ・基板 ・樹脂外装 ・半導体チップ ・コンデンサ、抵抗、 コイル等のチップ ・ステージ ・ステージ56の開口部 ・インナーリード ・アウターリード ・ボンディングワイヤ 木@明の一炙JVFtlをガ\す斜履艷V111iEl −4−@明の%2の炙沸例1示1瞥明望1 ′L 図 水必明の篇3の求龍例を示す説明口 ’IJ51iil 虐耐月旨グト11の、ヒ、−Fつ11亡比(ゲ下)葛 斗 記 1ノ’r、#(1)’Ii、tfL4M−tイt @M
、イ*Sa圓

Claims (1)

  1. 【特許請求の範囲】  基板(4)上に少なくとも膜抵抗体からなる回路素子
    を含む回路が構成され、 該基板(4)全体を被覆するモールド形成された樹脂外
    装(5)を持ち、 該回路内で、基板(4)表裏両面に形成されたほぼ等し
    い抵抗値を有する膜抵抗体(1a)、(1b)が、スル
    ーホール(3)を介して直列に接続されていることを特
    徴とする集積回路装置。
JP17228189A 1989-07-04 1989-07-04 集積回路装置 Pending JPH0336782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17228189A JPH0336782A (ja) 1989-07-04 1989-07-04 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17228189A JPH0336782A (ja) 1989-07-04 1989-07-04 集積回路装置

Publications (1)

Publication Number Publication Date
JPH0336782A true JPH0336782A (ja) 1991-02-18

Family

ID=15939015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17228189A Pending JPH0336782A (ja) 1989-07-04 1989-07-04 集積回路装置

Country Status (1)

Country Link
JP (1) JPH0336782A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61205670A (ja) * 1985-03-07 1986-09-11 住友電気工業株式会社 窒化アルミニウム焼結体およびその製造方法
JPH0652103U (ja) * 1992-03-11 1994-07-15 リ・ウー・ヨン モータ速度制御用抵抗器装置
US8650868B2 (en) 2010-12-17 2014-02-18 Panasonic Corporation Control apparatus, control method, and control program for elastic actuator drive mechanism

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61205670A (ja) * 1985-03-07 1986-09-11 住友電気工業株式会社 窒化アルミニウム焼結体およびその製造方法
JPH0652103U (ja) * 1992-03-11 1994-07-15 リ・ウー・ヨン モータ速度制御用抵抗器装置
US8650868B2 (en) 2010-12-17 2014-02-18 Panasonic Corporation Control apparatus, control method, and control program for elastic actuator drive mechanism

Similar Documents

Publication Publication Date Title
US4539622A (en) Hybrid integrated circuit device
US4439754A (en) Apertured electronic circuit package
JPH0336782A (ja) 集積回路装置
JP2020113761A (ja) センサユニットならびに基板およびキャリアを相互接続する方法
US6577225B1 (en) Array resistor network
JPH0262069A (ja) 半導体装置
JPS627109A (ja) ネツトワ−ク電子部品の製造方法
JPH05343608A (ja) 混成集積回路装置
JP2705408B2 (ja) 混成集積回路装置
JPH06120009A (ja) 容量性バリスタ
JPS616832A (ja) 実装体
JP2002373961A (ja) 樹脂封止型電子装置
JPS6130067A (ja) ハイブリツドic
JPH0517709B2 (ja)
JPS62226649A (ja) ハイブリツド型半導体装置
JPS6022348A (ja) 半導体装置
JP2004031562A5 (ja)
JPS5956701A (ja) チツプ抵抗
TW202244953A (zh) 晶片電阻批量半成品、晶片電阻及其製法
JPS63197362A (ja) ハイブリツド型半導体装置
JP2529037Y2 (ja) 複合基板構造
JPH08162607A (ja) 半導体素子
JP2805246B2 (ja) 電子部品搭載用基板
JPH0242701A (ja) ネットワーク抵抗器
JPH02105502A (ja) 可変抵抗器