JPH0338040A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0338040A
JPH0338040A JP17321389A JP17321389A JPH0338040A JP H0338040 A JPH0338040 A JP H0338040A JP 17321389 A JP17321389 A JP 17321389A JP 17321389 A JP17321389 A JP 17321389A JP H0338040 A JPH0338040 A JP H0338040A
Authority
JP
Japan
Prior art keywords
insulating film
metal wiring
surface layer
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17321389A
Other languages
English (en)
Inventor
Hidetoshi Nishio
英俊 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17321389A priority Critical patent/JPH0338040A/ja
Publication of JPH0338040A publication Critical patent/JPH0338040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要] 半導体装置の製造方法に係り、特に絶縁股上の金属配線
の形成方法に関し。
下地の絶縁膜に含まれるガスを減少して金属配線の信頼
性を向上させることを目的とし。
半導体基板上に形成された絶縁膜の表面層をエツチング
して除去した後、該絶縁膜上に金属配線を形成する半導
体装置の製造方法により溝底する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に絶縁股上の
金属配線の形成方法に関する。
近年、半導体装置の高集積化に伴い、微細で且つ信頼性
の高い金属配線が要求されている。
このため、金属配線を形成する際に発生する下地′f@
縁膜からの脱ガスによる金属配線の質の低下を防止する
必要がある。
〔従来の技術) 従来の半導体装置においては、金属配線を形成する前に
アニールを行うことにより下地絶縁膜の脱ガスを行って
いた。
ところが、半導体装置の高密度化が進み金属配線が多層
化されてきている現状では、下地絶縁膜の脱ガスのため
300乃至450’C程度のアニールを行うと、既に下
層に形成されている金属配線が加熱され、その信頼性が
低下する。例えば1通常使用されるアルミニウム配線に
おいては、ストレスマイグレーション等による劣化が生
しる。
また、配線材としてAl−5t合金を使用するときは、
シリコン基板が露出しているコンタクト部において、ア
ニールによりAl−5tからSiが分離析出して、導電
性が低下するといった問題も生しる。
〔発明が解決しようとする課題〕
従って、絶縁膜からの脱ガスのためのアニールは、これ
から形成する金属配線の信頼性を向上させるが、既に形
成されている下層の金属配線には悪影響を及ぼすといっ
た間朋を生じていた。
本発明は、半導体装置に熱を加えることなく短時間で絶
縁膜の脱ガスを行う方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は、半導体基板l上に形成された絶縁膜2の表
面層をエツチングして除去した後、該絶縁膜2上に金属
配線3を形成する半導体装置の製造方法によって解決さ
れる。
〔作用〕 本発明では、金属配線3を形成する前に絶縁膜2の表面
層をエツチングして除去する。絶縁膜2に含有されるガ
スは表面付近が圧倒的に量が多いので2表面から絶縁膜
の一部をエツチングして除去することにより、それ以降
の工程で発生する脱ガス量を減少させることができる。
多くの場合。
厚さ100乃至1000人程度0表面層を除去すれば目
的は達成される。
このようにすれば、半導体に熱を加えることなしに、ア
ニールを施した場合と同等のレベルまで脱ガス量を減少
させることができる。
〔実施例〕
以下、実施例について説明する。
第1図(a)乃至(c)は本発明の詳細な説明するため
の断面図で、lは半導体基板てあってシリコン基板、2
は絶縁膜であってP S G11’!、 21はPSG
膜の除去された部分、3は金属配線を表す。
シリコン基板1にはその内部に既に素子が形成されてい
る。その上に絶縁膜2として厚さ1prnのPSGN臭
2が化学気相堆積(CVD)法により形成されている(
第1図(a)参照)。
希ぶつ酸により、PSGS2O2面層を厚さ約500Å
の深さまでエツチングして除去する。第1図(b)には
PSGS2O2ツチングされて除去された部分21を点
線で示している。
表面層を除去したPSGS2O2にスパッタ法により厚
さ約0.5μmのAl−3t合金の金属配線3を形成す
る(第1図(C,)参照)。
その後1通常のフォトリソグラフィ技術により。
金属に線3をパターニングして配線パターンを形成する
第2図に、PSGS2O2成した試料を真空中で300
℃に加熱した時の真空度の変化から脱ガス量を比較した
結果を示す。試料は金属配線を形成する前のもので、下
記の前処理を行ったものである。
試料!、350°C,30分アニール。
試料20本実施例のエツチング処理。
試料3.無処理 試料3はPSGH@を形成したままの状態である。
第2図に見るように3本実施例のエツチング処理によれ
ば、350℃、30分アニール処理後の試料と同等の脱
ガス量となり、無処理に比べて脱ガス量は著しく減少す
る。このことからエツチング処理によりPSGS2O2
まれるガス量が著しく減少したことがわかる。
絶縁膜2として酸化ンリコン膜、窒化シリコン膜、酸化
窒化シリコン膜を形成した場合について、本実施例と同
様のエツチング処理を施し1表面層を除去した後の脱ガ
ス量を調べた。この場合も。
各)1350℃、30分アニール処理後の試料と同等の
脱ガス量となった。
絶縁膜2として酸化シリコン膜、或いは窒化シリコン膜
、或いは酸化窒化シリコン膜を形成したままの状態の試
料からの脱ガス樅は、絶縁11ぐ2としてPSG膜を形
成したままの状態の試料からの脱ガス量より少なかった
。このことから、絶縁lI!2としてのPSG膜は酸化
シリコン膜、或いは窒化シリコン膜、或いは酸化窒化シ
リコン膜より表面層に多くのガスを含み1本発明の方法
がPSG膜に対して特に効果が大きいことを示している
本実施例ではエツチング除去するPSGS2O2面の厚
さを500Åとしたが、多くの場合、絶縁膜の100乃
至1000λ程度の表面層を除去すれば目的は達成され
る。
なお、エツチング処理を本実施例ではウェットエッチで
行ったが、ドライエッチで行ってもよいことは勿論であ
る。
〔発明の効果〕
以上説明した様に2本発明によれば、半導体装置に熱を
加えることなく絶縁膜に吸着されているガスを除去する
ことができる。そのため、熱ストレスによる下層金属配
線の信頼性低下を防止することができる。
また、配線材としてAl−Si合金を使用するときは、
シリコン基板が露出しているコンタクト部でのSiの析
出を防止し、導電性の低下を防°止することができる。
本発明は、多層配線を持つ半導体装置において。
特にその効果を発揮するものである。
【図面の簡単な説明】
第1図(a)乃至(C)は実施例を説明するための断面
図。 第2図は脱ガス量の比較 である。図において。 lは半導体基板であってシリコン基板。 2は絶縁膜であってPSG膜。 21はPSG膜の除去された部分。 3は金属配線

Claims (1)

    【特許請求の範囲】
  1. 半導体基板(1)上に形成された絶縁膜(2)の表面層
    をエッチングして除去した後、該絶縁膜(2)上に金属
    配線(3)を形成することを特徴とする半導体装置の製
    造方法。
JP17321389A 1989-07-05 1989-07-05 半導体装置の製造方法 Pending JPH0338040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17321389A JPH0338040A (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17321389A JPH0338040A (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0338040A true JPH0338040A (ja) 1991-02-19

Family

ID=15956223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17321389A Pending JPH0338040A (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0338040A (ja)

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
JPH08181210A (ja) 半導体装置の製造方法
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
CN101335197A (zh) 制造金属-绝缘体-金属电容器的方法
KR100198683B1 (ko) 반도체 장치의 생산 방법
JP3125745B2 (ja) 半導体装置の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
EP0091870B1 (fr) Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
JPH0338040A (ja) 半導体装置の製造方法
JPH0758706B2 (ja) 半導体装置の製造方法
JPS5816545A (ja) 半導体装置の製造方法
JPH09167761A (ja) Sog膜の形成方法
JPS6027187B2 (ja) 半導体装置の製造方法
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
JPS58220448A (ja) 半導体装置の製造方法
KR100487476B1 (ko) 반도체장치의제조방법및그에따라제조되는반도체장치
JPS59115525A (ja) 半導体装置の製造方法
JPS58222538A (ja) アルミニウム配線形成法
JPH0451050B2 (ja)
JPH0555385A (ja) 半導体装置の製造方法
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPS5870556A (ja) 半導体装置の製造方法
JPH06120221A (ja) 半導体集積回路において金属ラインの金属ボイドを最小化する方法
JPS6141137B2 (ja)
JPS6328335B2 (ja)