JPH0338085A - プリント回路板 - Google Patents
プリント回路板Info
- Publication number
- JPH0338085A JPH0338085A JP1173332A JP17333289A JPH0338085A JP H0338085 A JPH0338085 A JP H0338085A JP 1173332 A JP1173332 A JP 1173332A JP 17333289 A JP17333289 A JP 17333289A JP H0338085 A JPH0338085 A JP H0338085A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- chip
- components
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電子部品の実装密度を向上させるプリント回路板に係り
、特に表面実装型のチップ部品の高密度実装に利用して
好適なプリント回路板に関し、マトリックス状に配置さ
れたチップ部品に電子部品を積み重ねて表面実装を行い
、かつその積み重ねられたチップ部品の半田付は個所の
外［検査が可能なプリント回路板の提供を目的とし、プ
リント回路板上に所定の単位領域（２）をマトリックス
配置し、前記各単位領域には半田付けすべきチップ部品
上に積み重ねて実装した電子部品を具備してなるプリン
ト回路板において、前記各単位領域内で、前記マトリッ
クスの行または／および列方向と斜行する方向に前記チ
ップ部品をそれぞれずらせて配置して構成する。
、特に表面実装型のチップ部品の高密度実装に利用して
好適なプリント回路板に関し、マトリックス状に配置さ
れたチップ部品に電子部品を積み重ねて表面実装を行い
、かつその積み重ねられたチップ部品の半田付は個所の
外［検査が可能なプリント回路板の提供を目的とし、プ
リント回路板上に所定の単位領域（２）をマトリックス
配置し、前記各単位領域には半田付けすべきチップ部品
上に積み重ねて実装した電子部品を具備してなるプリン
ト回路板において、前記各単位領域内で、前記マトリッ
クスの行または／および列方向と斜行する方向に前記チ
ップ部品をそれぞれずらせて配置して構成する。
本発明は電子部品の実装密度を向上させるプリント回路
板に係り、特に表面実装型のチップ部品の高密度実装に
利用して好適なプリント回路板に関する。
板に係り、特に表面実装型のチップ部品の高密度実装に
利用して好適なプリント回路板に関する。
表面実装型電子部品の一つであるチップ部品をプリント
回路板に半田接続する際、前記プリント回路板の所定位
置に所要のパターンで形成したフノトプリントに半田ク
リームをスクリーン印刷等の手段を用いて塗布し、該フ
ットプリントに実装すべきチップ部品の電極を！！置し
た状態で、チップ部品を接着剤等でプリント回路板に仮
止めする。
回路板に半田接続する際、前記プリント回路板の所定位
置に所要のパターンで形成したフノトプリントに半田ク
リームをスクリーン印刷等の手段を用いて塗布し、該フ
ットプリントに実装すべきチップ部品の電極を！！置し
た状態で、チップ部品を接着剤等でプリント回路板に仮
止めする。
そしてこのプリント回路板を加熱炉内に導入し、フット
プリント上に塗布した半田クリームを加熱溶融してフッ
）プリントとチップ部品の電極間を半田付けしている。
プリント上に塗布した半田クリームを加熱溶融してフッ
）プリントとチップ部品の電極間を半田付けしている。
また、電子回路を樹脂モールド等により封止して形成し
た電子部品より導出されるリード線をプリント回路板に
設けたリード線接続用フットプリントに半田付けして接
続する表面実装構造のプリント回路板は、該回路板に設
けた導体層パターン間を接続するためのスルーホールを
必要とせず、またプリント回路板の表裏両面に電子部品
を実装できるので、高密度実装が可能なプリント回路板
として最近用いられている。
た電子部品より導出されるリード線をプリント回路板に
設けたリード線接続用フットプリントに半田付けして接
続する表面実装構造のプリント回路板は、該回路板に設
けた導体層パターン間を接続するためのスルーホールを
必要とせず、またプリント回路板の表裏両面に電子部品
を実装できるので、高密度実装が可能なプリント回路板
として最近用いられている。
第２図は従来の高密度表面実装型プリント回路板の平面
図を示す。図において、ｌはプリント回路板、２はプリ
ント回路板１の表面にマトリソクス状に設けた所定の単
位領域を示す。各単位領域２の符号は添字を用いて行方
向に２−１）＋ ２−１）２−目等にて表し、列方向に
２−１）＋ ２−ｚｔ＋ ２−３１等にて表す、その各
単位領域２内にはそれぞれ電子部品３とチップ部品４と
が実装されている。プリント回路板ｌの表面にチップ部
品４が実装され、そのチップ部品４に所要の間隙を介し
て覆い被さるように積み重ねて電子部品が実装されてい
るためチップ部品は破線にて表示している。
図を示す。図において、ｌはプリント回路板、２はプリ
ント回路板１の表面にマトリソクス状に設けた所定の単
位領域を示す。各単位領域２の符号は添字を用いて行方
向に２−１）＋ ２−１）２−目等にて表し、列方向に
２−１）＋ ２−ｚｔ＋ ２−３１等にて表す、その各
単位領域２内にはそれぞれ電子部品３とチップ部品４と
が実装されている。プリント回路板ｌの表面にチップ部
品４が実装され、そのチップ部品４に所要の間隙を介し
て覆い被さるように積み重ねて電子部品が実装されてい
るためチップ部品は破線にて表示している。
各単位領域２の形状は各電子部品３のモールド部表面形
状と一致するものとする。電子部品３の符号は、各単位
領域の符号に対応させて行方向に３−１）３−１□３−
Ｉ３等にて表し、列方向には３−１）＋３−ｚ＋＋ ３
−１＋等にて表す。同様に、各チ・ノブ部品４の符号も
行方向に４−１）＋ ４−１！＋ ４−ｔｓ等にて表し
、列方向に４−１）＋ ４−ｔｔ＋ ４−ｓ＋等にて表
す。
状と一致するものとする。電子部品３の符号は、各単位
領域の符号に対応させて行方向に３−１）３−１□３−
Ｉ３等にて表し、列方向には３−１）＋３−ｚ＋＋ ３
−１＋等にて表す。同様に、各チ・ノブ部品４の符号も
行方向に４−１）＋ ４−１！＋ ４−ｔｓ等にて表し
、列方向に４−１）＋ ４−ｔｔ＋ ４−ｓ＋等にて表
す。
第３図は第２図の単位領域内の部品配置の拡大図を示す
０図において、電子部品３は長平方向の両側面から複数
のリード線３ａ、 ３ｂを導出している。
０図において、電子部品３は長平方向の両側面から複数
のリード線３ａ、 ３ｂを導出している。
４は各単位領域２内で１個ずつ図示しないプリント回路
板に半田付けすべきチップ部品であって、各チップ部品
４は半田付けすべき一対の電極４ａ。
板に半田付けすべきチップ部品であって、各チップ部品
４は半田付けすべき一対の電極４ａ。
４ｂを有し、その電極４ａ、 ４ｂに対応して図示しな
いプリント回路板の表面に予め設けられたフットプリン
ト２ａ、 ２ｂ （理解し易いようにチップ部品の幅よ
り少し大きく２点鎖線で記載した）の上に位置決めされ
、電子部品３は所定の単位領域２内で半田付けすべきチ
ップ部品４に所要の間隙を介し、積み重ねるように配置
し、リード線３ａ、 ３ｂをプリント回路板上に予め設
けられた図示しない接続用のフットプリントに位置決め
し、チップ部品４と共に、例えばりフロー半田付けを行
う。チップ部品４としては例えばコンデンサ等がよく用
いられる。５はチップ部品４の画電極４ａ、 ４ｂの各
中心点を結んだ軸線であって３点鎖線で示している。
いプリント回路板の表面に予め設けられたフットプリン
ト２ａ、 ２ｂ （理解し易いようにチップ部品の幅よ
り少し大きく２点鎖線で記載した）の上に位置決めされ
、電子部品３は所定の単位領域２内で半田付けすべきチ
ップ部品４に所要の間隙を介し、積み重ねるように配置
し、リード線３ａ、 ３ｂをプリント回路板上に予め設
けられた図示しない接続用のフットプリントに位置決め
し、チップ部品４と共に、例えばりフロー半田付けを行
う。チップ部品４としては例えばコンデンサ等がよく用
いられる。５はチップ部品４の画電極４ａ、 ４ｂの各
中心点を結んだ軸線であって３点鎖線で示している。
第４図は第２図の矢印へ方向からの側面図を示す。図に
おいて、表面実装型のプリント回路板ｌの場合は、プリ
ント回路板１の表裏共に実装可能となり、このような積
み重ね型の実装手段はメモリーモジュール等高密度実装
を行う場合に用いられている。
おいて、表面実装型のプリント回路板ｌの場合は、プリ
ント回路板１の表裏共に実装可能となり、このような積
み重ね型の実装手段はメモリーモジュール等高密度実装
を行う場合に用いられている。
第、２図の部品配置において、半田付は外観検査は電子
部品３の全部は問題なく目視点検が可能である。また、
チップ部品４の半田付けを行うべき電極を結ぶ軸線５の
方向が図示するように行方向に配列されている場合には
外側の行に位置する各チップ部品（１行目の各領域に位
置する４−、、、４＋ｔ、４−１３と３行目の領域に位
置する４〜３１）４−３２１４−３３）は第４図をＢ方
向およびＢ“方向（第２図に示すＢ方向およびＢ”方向
に対応する）から目視点検が可能である。しかしながら
間に挟み込まれる２行目に配列されたすべてのチップ部
品はそれぞれ外側の行のチップ部品に視野を遮られて目
視点検が不可能となる欠点がある。
部品３の全部は問題なく目視点検が可能である。また、
チップ部品４の半田付けを行うべき電極を結ぶ軸線５の
方向が図示するように行方向に配列されている場合には
外側の行に位置する各チップ部品（１行目の各領域に位
置する４−、、、４＋ｔ、４−１３と３行目の領域に位
置する４〜３１）４−３２１４−３３）は第４図をＢ方
向およびＢ“方向（第２図に示すＢ方向およびＢ”方向
に対応する）から目視点検が可能である。しかしながら
間に挟み込まれる２行目に配列されたすべてのチップ部
品はそれぞれ外側の行のチップ部品に視野を遮られて目
視点検が不可能となる欠点がある。
同様にチップ部品４の軸線５が列方向に配列されている
場合には中に挾み込まれる２列目に配列されたすべての
チップ部品はそれぞれ外側のチソプ部品に視野を遮られ
て目視点検が不可能となる欠点がある。
場合には中に挾み込まれる２列目に配列されたすべての
チップ部品はそれぞれ外側のチソプ部品に視野を遮られ
て目視点検が不可能となる欠点がある。
即ち、前述の積み重ね型の実装手段はチップ部品の半田
付は外観検査の観点から最大限２行または２列の配置に
制約される欠点がある。
付は外観検査の観点から最大限２行または２列の配置に
制約される欠点がある。
本発明は上記従来の欠点に鑑みてなされたもので、マト
リックス状に配置されたチップ部品に電子部品を積み重
ねて表面実装を行い、かつその積み重ねられたチップ部
品の半田付は個所の外観検査が可能なプリント回路板の
提供を目的とする。
リックス状に配置されたチップ部品に電子部品を積み重
ねて表面実装を行い、かつその積み重ねられたチップ部
品の半田付は個所の外観検査が可能なプリント回路板の
提供を目的とする。
第１図は、本発明のプリント回路板の部品配置図である
。プリント回路板１上に所定の単位領域（２）をマトリ
ックス配置し、前記各単位領域には半田付けすべきチッ
プ部品４上に積み重ねて実装した電子部品（３）を具備
してなるプリント回路板において、前記各単位領域内で
、前記マトリックスの行または／および列方向と斜行す
る方向に前記チップ部品をそれぞれずらせて配置して構
成する。
。プリント回路板１上に所定の単位領域（２）をマトリ
ックス配置し、前記各単位領域には半田付けすべきチッ
プ部品４上に積み重ねて実装した電子部品（３）を具備
してなるプリント回路板において、前記各単位領域内で
、前記マトリックスの行または／および列方向と斜行す
る方向に前記チップ部品をそれぞれずらせて配置して構
成する。
チップ部品４の両電極の中心を結ぶ軸線５が行方向に向
かう場合には、その軸線５に直交する方向の同一列の各
単位領域（例えばチップ部品４−６゜の軸線５に直交す
る列方向の各単位領域、すなわち２−４１）２−ｚ□２
−３１）内で前記直交する方向と角度αを持つ斜行方向
（矢印Ｅ方向）に前記チ・ノブ部品をそれぞれずらせて
配置すれば、間の行に挟まれたチップ部品４−！Ｉｔ
４−ｔ□＋ ４−ｔ、の半田付は外観検査は１点鎖線で
示す矢印方向Ｆｔｌ Ｆｔｌ Ｆ３およびＦ１°＋ Ｐ
ｔ’ ＊ ｐ、方向から視野を妨げられることな〈実施
可能である。
かう場合には、その軸線５に直交する方向の同一列の各
単位領域（例えばチップ部品４−６゜の軸線５に直交す
る列方向の各単位領域、すなわち２−４１）２−ｚ□２
−３１）内で前記直交する方向と角度αを持つ斜行方向
（矢印Ｅ方向）に前記チ・ノブ部品をそれぞれずらせて
配置すれば、間の行に挟まれたチップ部品４−！Ｉｔ
４−ｔ□＋ ４−ｔ、の半田付は外観検査は１点鎖線で
示す矢印方向Ｆｔｌ Ｆｔｌ Ｆ３およびＦ１°＋ Ｐ
ｔ’ ＊ ｐ、方向から視野を妨げられることな〈実施
可能である。
以下本発明の実施例を図面によって詳述する。
なお、構成、動作の説明を理解し易くするために全図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第１図は本発明のプリント回路板の部品配置図を示す。
この例ではチップ部品４の両電極の中心を結ぶ軸線５が
行方向に向かう場合について説明している。軸線５が列
方向に向かう場合は行と列とを読み替えることで同様の
効果が得られる。
行方向に向かう場合について説明している。軸線５が列
方向に向かう場合は行と列とを読み替えることで同様の
効果が得られる。
軸線５に直交する方向の同一列の各単位領域として例え
ばチップ部品４１．の軸￥ＩｆＡ５に直交する列方向（
矢印り方向）の各単位領域（２−１）＋ ２−２ｒ＊２
−３．）内で前記直交する方向と角度αを持つ斜行方向
（矢印Ｅ方向）に前記チップ部品をそれぞれずらせて配
置し、同様にチップ部品４−１！およびチップ部品４−
１．の列についてもずらせて配置すれば、間の行に挟ま
れたチップ部品４−！ｌ＋ ４−ｇｚ＋ ４−２１の半
田付は外観検査はそれぞれ１点鎖線で示す矢印方向Ｆｔ
ｌ Ｆｚ、 ＵｓおよびＦｌ’ ＋ Ｆ！’ ＋ Ｆ３
方向から視野を妨げられることな〈実施可能である。
ばチップ部品４１．の軸￥ＩｆＡ５に直交する列方向（
矢印り方向）の各単位領域（２−１）＋ ２−２ｒ＊２
−３．）内で前記直交する方向と角度αを持つ斜行方向
（矢印Ｅ方向）に前記チップ部品をそれぞれずらせて配
置し、同様にチップ部品４−１！およびチップ部品４−
１．の列についてもずらせて配置すれば、間の行に挟ま
れたチップ部品４−！ｌ＋ ４−ｇｚ＋ ４−２１の半
田付は外観検査はそれぞれ１点鎖線で示す矢印方向Ｆｔ
ｌ Ｆｚ、 ＵｓおよびＦｌ’ ＋ Ｆ！’ ＋ Ｆ３
方向から視野を妨げられることな〈実施可能である。
なお、上記実施例ではチップ部品は抵抗のような２端子
のものを用いたが、Ｓ ＯＰ （Ｓｍａｌｌ ０ｕｔｌ
ｉｎｅ Ｐａｃｋａｇｅ）のような２ライン端子を持つ
ものでもよい。
のものを用いたが、Ｓ ＯＰ （Ｓｍａｌｌ ０ｕｔｌ
ｉｎｅ Ｐａｃｋａｇｅ）のような２ライン端子を持つ
ものでもよい。
また、上記実施例ではチップ部品を列方向（矢印り方向
）から所定角度斜行させて配置したが、行方向（軸線５
方向）にも所定角度斜行させて配置すればより正確に検
査できる。
）から所定角度斜行させて配置したが、行方向（軸線５
方向）にも所定角度斜行させて配置すればより正確に検
査できる。
第３図に示したリード線３ａ、 ３ｂのリード線間のギ
ャップ寸法に左右されるが、このような配置方法に・よ
り少なくとも１行または１列を増加して部品配置を行う
ことができる。
ャップ寸法に左右されるが、このような配置方法に・よ
り少なくとも１行または１列を増加して部品配置を行う
ことができる。
以上の説明から明らかなように本発明によれば、部品の
半田付は個所の外観検査を妨げることなく電子部品の実
装密度を向上可能な高密度表面実装型のプリント回路板
が実現する効果がある。
半田付は個所の外観検査を妨げることなく電子部品の実
装密度を向上可能な高密度表面実装型のプリント回路板
が実現する効果がある。
第１図は本発明のプリント回路板の部品配置図、第２図
は従来の高密度表面実装型プリント回路板の平面図１） 第３図は第２図の単位領域内の部品配置の拡大図、 第４図は第２図の矢印Ａ方向からの側面図を示す。 第１図と第３図において、■はプリント回路板、２は単
位領域、３は電子部品、４はチップ部品、４ａと４ｂは
電極、５は軸線をそれぞれ示す。 半４８月の７〜ニドｇＪＫ力え角“１Ｐ岳を乙１０第１
図 ↑ ぎ ダしｔ、１ヲプざ１【、戻ｆ！Ｊスーを睨１≧′７ゾ〉
Ｆ−区刀冥あ石涼のす６ｂ匹０第２図
は従来の高密度表面実装型プリント回路板の平面図１） 第３図は第２図の単位領域内の部品配置の拡大図、 第４図は第２図の矢印Ａ方向からの側面図を示す。 第１図と第３図において、■はプリント回路板、２は単
位領域、３は電子部品、４はチップ部品、４ａと４ｂは
電極、５は軸線をそれぞれ示す。 半４８月の７〜ニドｇＪＫ力え角“１Ｐ岳を乙１０第１
図 ↑ ぎ ダしｔ、１ヲプざ１【、戻ｆ！Ｊスーを睨１≧′７ゾ〉
Ｆ−区刀冥あ石涼のす６ｂ匹０第２図
Claims (1)
- プリント回路板（１）上に所定の単位領域（２）をマ
トリックス配置し、前記各単位領域には半田付けすべき
チップ部品（４）上に積み重ねて実装した電子部品（３
）を具備してなるプリント回路板において、前記各単位
領域内で、前記マトリックスの行または／および列方向
と斜行する方向に前記チップ部品をそれぞれずらせて配
置したことを特徴とするプリント回路板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173332A JPH0724332B2 (ja) | 1989-07-04 | 1989-07-04 | プリント回路板 |
| US07/542,105 US5034855A (en) | 1989-07-04 | 1990-06-22 | Printed circuit assembly |
| EP90112765A EP0406829B1 (en) | 1989-07-04 | 1990-07-04 | Printed circuit board |
| DE69008944T DE69008944T2 (de) | 1989-07-04 | 1990-07-04 | Gedruckte Schaltungsplatte. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173332A JPH0724332B2 (ja) | 1989-07-04 | 1989-07-04 | プリント回路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338085A true JPH0338085A (ja) | 1991-02-19 |
| JPH0724332B2 JPH0724332B2 (ja) | 1995-03-15 |
Family
ID=15958469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173332A Expired - Fee Related JPH0724332B2 (ja) | 1989-07-04 | 1989-07-04 | プリント回路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5034855A (ja) |
| EP (1) | EP0406829B1 (ja) |
| JP (1) | JPH0724332B2 (ja) |
| DE (1) | DE69008944T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650920A (en) * | 1995-07-27 | 1997-07-22 | Motorola, Inc. | Mount for supporting a high frequency transformer in a hybrid module |
| US5742481A (en) * | 1995-10-04 | 1998-04-21 | Advanced Interconnections Corporation | Removable terminal support member for integrated circuit socket/adapter assemblies |
| US6707680B2 (en) | 1998-10-22 | 2004-03-16 | Board Of Trustees Of The University Of Arkansas | Surface applied passives |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687395A (en) * | 1979-12-18 | 1981-07-15 | Fujitsu Ltd | Semiconductor device |
| US4754366A (en) * | 1985-01-22 | 1988-06-28 | Rogers Corporation | Decoupling capacitor for leadless surface mounted chip carrier |
| FR2576448B1 (fr) * | 1985-01-22 | 1989-04-14 | Rogers Corp | Condensateur de decouplage pour assemblage avec disposition a grille de broches |
| JPS61267398A (ja) * | 1985-05-22 | 1986-11-26 | 株式会社日立製作所 | 電子装置の冷却構造 |
-
1989
- 1989-07-04 JP JP1173332A patent/JPH0724332B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-22 US US07/542,105 patent/US5034855A/en not_active Expired - Lifetime
- 1990-07-04 EP EP90112765A patent/EP0406829B1/en not_active Expired - Lifetime
- 1990-07-04 DE DE69008944T patent/DE69008944T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0724332B2 (ja) | 1995-03-15 |
| DE69008944T2 (de) | 1994-11-24 |
| EP0406829B1 (en) | 1994-05-18 |
| EP0406829A3 (en) | 1992-01-29 |
| US5034855A (en) | 1991-07-23 |
| DE69008944D1 (de) | 1994-06-23 |
| EP0406829A2 (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| US4793058A (en) | Method of making an electrical connector | |
| JPS61101067A (ja) | メモリモジユ−ル | |
| US6890184B2 (en) | Electrical connector for conveying signals between two circuit boards | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| JPH0338085A (ja) | プリント回路板 | |
| JPH0239587A (ja) | 高密度実装プリント板 | |
| JPS61294875A (ja) | 光発電素子 | |
| JPH03204964A (ja) | 電気的回路パツケージ及び電気的回路パツケージを作る方法 | |
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JPH09186424A (ja) | プリント回路基板 | |
| JPH02267957A (ja) | 集積回路チップケース | |
| JP2000174161A (ja) | フレキシブル基板及びこれを用いた半導体装置の実装方法 | |
| JPH02213148A (ja) | テープキャリア | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH0653628A (ja) | 表面実装素子を取り付けた回路基板 | |
| JPH0427098Y2 (ja) | ||
| JPS62219549A (ja) | 半導体素子の実装構造 | |
| JPH02177386A (ja) | 電子デバイス | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH0263149A (ja) | 半導体集積回路用パッケージ | |
| JPH04167450A (ja) | 半導体素子搭載用配線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |