JPH0338726A - 分岐命令処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、情報処理装置のプログラム中で分岐命令が発
生した場合に、これを高速に処理する分岐命令処理装置
に関する。

（従来の技術） 一般の情報処理装置においては、記憶部から、その動作
用プログラムを構成する種々の命令を、所定の順に読出
して処理を実行する。命令は、通常、記憶部からシーケ
ンシャルに順に読出されるが、その命令中には、いわゆ
るジャンプ命令等の分岐命令が存在する。プログラムを
実行する場合には、命令の読出しアドレスをシーケンシ
ャルにインクリメントしていく一方、分岐命令が発生し
た場合には、その命令の示す分岐先アドレスを用いて命
令の読出しを行なう。

第２図は、従来の分岐命令処理装置の一例を示すブロッ
ク図である。

この装置は、上記のように、分岐先アドレス等を発生し
て命令の読出し制御を行なう装置である。

図において、記憶部１には、プログラム２が格納されて
おり、このプログラム２は、多数の命令コード３により
構成されている。プログラム実行中は、命令コード３が
読出されて命令バッファ４に格納され、デコード部５に
より、その命令コードが解読されて命令が実行される。

この装置には、この他に、次命令読出しアドレス演算部
６と、分岐先アドレス演算部７と、先行読出し部８とが
設けられている。先行読出し部８には、制御回路８１と
条件判定回路８２が設けられている。

次命令読出しアドレス演算部６は、命令コード３をシー
ケンシャルに読出すために、直前に読出された命令コー
ドの読出しアドレスをインクリメントして、次命令読出
しアドレスＡＮを発生する回路である。分岐先アドレス
演算部７は、デコード部５においてデコードされた命令
コードが分岐命令である場合に、その分岐命令に含まれ
る情報を元に、分岐先アドレスＡＪを演算して求める回
路である。先行読出し部８は、処理の高速化のための、
いわゆるパイプライン制御を行なうために、既に読出さ
れた命令コードの演算等が実行されている間に、次の命
令コードを先行して読出す動作を行なう回路である。

尚、条件判定回路８２は、条件分岐命令の演算結果を判
定する。このとき、条件判定信号１２ａが出力される。

制御回路８１は、その判定結果により、次命令読出しア
ドレスＡＮと分岐先アドレスＡＪの何れかを選択して記
憶部１をアクセスする。このとき、命令読出しアドレス
計算ａが出力される。

以上の装置は次のように動作する。

第３図には、第２図に示した従来装置の動作タイムチャ
ートを示す。

先ず、通常の命令も条件分岐命令も、読出しから処理終
了まで、概略図のように処理■、処理Ｘ、処理Ｐ、処理
Ｅの順に実行されていく。

処理■は、命令の取出し、命令のデコード、及び第２図
に示した次命令読出しアドレス演算部６による次命令読
出しアドレスの計算を含む処理である。また、処理Ｘは
、分岐先アドレスの計算等を含むアドレス計算を行なう
処理である。また、処理Ｐは、データの取出しを行なう
処理である。

最後に、処理Ｅは、演算と演算結果の判定等を含む処理
である。

実際には、更に細かい複雑な処理が含まれるが、概略で
は、上記のような４種の処理が略一定の幅の１単位の時
間間隔で実行される。

ここで、いわゆるパイプライン処理を行なうために、第
３図のに示した、例えば１つの条件分岐命令の処理■を
行なった後、次の処理Ｘと並行して、第２図に示した先
行読出し部８が、次命令の読出しのための処理工　（第
３図■）を実行する。

そして、同図に示すように、■の命令処理と■の次命令
処理とが、ちょうど各１単位の処理時間だけずれて実行
される。第３図■に示した吹成命令の処理は、更に１単
位の時間だけずれて実行される。

このようにすれば、第３図■、■に示すように、直前の
命令の演算等の処理Ｅが完了した後、直ちに次の命令の
演算等の処理Ｅが実行され、見掛は上、処理の高速化が
図られる。これは、次命令の読出しがシーケンシャルに
行なわれた場合に実現する。

一方、第３図のに示すように、条件分岐命令が処理Ｉ、
Ｘ、Ｐ、Ｅと順に実行されると、最後の処理Ｅにおいて
、演算と演算結果の判定が行なわれる。

ここで、その演算の結果、分岐を行なうべきと判定され
ると、第２図に示した分岐先アドレス演算部７の出力す
る分岐先アドレスＡＪが、上記判定回路８２の指示に基
づき、制御回路８１により選択されて、記憶部１の読出
しに使用される。この場合、第３図に示すように、既に
先行読出しされた次命令［第３図（■）コや吹成命令［
第３図（■）］等の後続処理は中止し、これがキャンセ
ルされて、第３図■に示すように、新たに分岐先命令の
読出し処理■が行なわれる。その後は、再び第３図の、
■、■等に示したように、次命令読出しアドレス演算部
６の出力する次命令読出しアドレスＡＮを用いた先行読
出しが開始される。

（発明が解決しようとする課題） 上述のように、第２図に示したような従来の分岐命令処
理装置によれば、命令コード３がシーケンシャルに読出
される場合には、第３図に示したように、先行読出し制
御によって、命令の読出しに要する時間を節約した形で
連続的に命令が実行される。従って、プログラムが高速
処理される。

一方、一般に情報処理装置のプログラム中には、ループ
処理が含まれる場合がある。ループ処理は、通常、分岐
回数をカウンタに設定しておき、その設定値に達した場
合にループを抜けるといった手順でプログラムが実行さ
れる。従って、ループ処理の多いプログラムにおいては
、プログラム実行中に多数の分岐命令が含まれることに
なる。

しかしながら、分岐命令が含まれると、先に第３図を用
いて説明したように、分岐先の命令の読出し動作に伴な
って、先行読出し処理はキャンセルされ、一定時間（第
３図に示した時間’ｔ）無駄時間が生じることになる。

その結果、ループ処理の多いプログラムについては、処
理時間が急激に増大してしまうという問題点があった。

本発明は以上の点に着目してなされたもので、ループ処
理を含む所定のプログラムを実行する場合にも、効率的
に高速で処理できる分岐命令処理装置を提供することを
目的とするものである。

（課題を解決するための手段） 本発明の分岐命令処理装置は、ループ処理を含む所定の
プログラムを構成する複数の命令コードを順次読出して
、前記プログラムを実行するものにおいて、前記命令コ
ードの読出しのために、次命令コードの格納された次命
令読出しアドレスを、シーケンシャルに発生させる次命
令読出しアドレス演算部と、実行中の分岐命令に含まれ
る情報に基づいて、分岐先アドレスを演算する分岐先ア
ドレス演算部と、前記次命令読出しアドレスと前記分岐
先アドレスとの何れか一方を用いて、命令コードを先行
読出しする先行読出し部と、前記プログラムのループ処
理中に、前記分岐命令の格納されたアドレスと前記分岐
先アドレスとを比較する分岐予測部とを有し、前記先行
読出し部は、前記分岐命令の格納されたアドレスが前記
分岐先アドレスよりも小さくない場合、前記分岐先アド
レスを用いて、命令コードを先行読出しすることを特徴
とするものである。

（作用） 以上の装置は、既に読出された命令の実行中に、シーケ
ンシャルに読まれるべき次命令読出しアドレスの演算と
、分岐先アドレスの演算とを並行して行なう。そして、
次命令読出しアドレスか分岐先アドレスのうち、確立の
高い何れか一方のアドレスを使用して、先に読出された
命令の実行と並行して、次の命令の先行読出しを行なう
。

ループ命令の場合には、通常、分岐先アドレスとして既
に読出されたアドレスが指定され、これは次命令読出し
アドレスよりも値が小さい。また、ループ処理の場合、
分岐命令によりループを抜けるのは１回たけで、その他
は全て既に実行した命令に戻る処理となる。これらの性
質を考慮して先行読出しを行なえば、分岐命令が含まれ
ている場合でも、分岐予測が的中する限り、命令実行処
理が連続的に高速に行なわれる。

（実施例） 以下、本発明を図の実施例を用いて詳細に説明する。

第１図は、本発明の分岐命令処理装置の実施例を示すブ
ロック図である。

図の装置は、第２図の従来装置と同様に、記憶部１にプ
ログラム２が格納されており、このプログラム２は、複
数の命令コード３から構成されている。装置は、これら
の命令コード３を順次読出してプログラムを実行する。

また、この装置には、読出された命令コードな　０ 格納し、それをデコードする命令バッファ４及びデコー
ド部５が設けられている。この他に、第２図の装置と同
様に、次命令コードの格納された次命令読出しアドレス
ＡＮを、シーケンシャルに発生させる次命令読出しアド
レス演算部６と、実行中の分岐命令に含まれる情報に基
づいて、分岐先アドレスＡＪを演算する分岐先アドレス
演算部７が設けられている。

更に、本発明の装置には、実行中の分岐命令の格納され
た分岐命令アドレスＡと、分岐先アドレス演算部７の発
生する分岐先アドレスＡＪとを受入れて、両者を比較し
、分岐先を予測する分岐予測部９が設けられている。ま
た、先行読出し部１０には、従来装置同様の条件判定回
路が設けられ、更にやや従来と構成の異なる制御回路１
３が設けられている。この制御回路１３は、次命令読出
しアドレスＡＮと分岐先アドレスＡＪとを受入れて、そ
の何れか一方を用いて、命令コード３の先行読出しを行
なう回路である。そして、この先行読出し部１０のアド
レス選択は、ループ命令の多いプログラム実行中は、分
岐予測部９の出力する選択信号９ａに基づいて行なわれ
る。

第４図は、本発明の装置の実施に適するループ処理を含
むプログラムのフローチャートを例示したものである。

図において、このプログラムは、ステップ８１〜ステツ
プＳ５により構成される。このプログラムは、図示しな
い適当なプログラム中に組込まれた一部の処理を示すも
のである。

先ず、ステップＳ１において、ループ処理を制御するた
゛めのカウンタをＫに設定する。そして、ステップＳ２
及びステップＳ３において、処理のと処理■を実行する
。次に、ステップＳ４において、カウンタにの値をデク
リメントする。ステップＳ５では、このカウンタＫが°
゛ＯＯパったか否かを判断し、Ｋが“Ｏ゛°でない場合
には、ステップＳ２に戻り、ステップＳ２．Ｓ３．Ｓ４
の処理を繰返す。Ｋの値が、例えば”　１０　”であれ
ば、ステップＳ４を１０回通過すると、Ｋの値が”　ｏ
　”になりループを抜ける。

このようなプログラムの場合、判断ステップＳ５におい
て分岐命令が発生する。この分岐命令では、例えばＫが
’１０”の場合、９回まではステップＳ２にジャンプし
、処理のを実行する命令コードの格納された分岐先アド
レスの読出しを行なうことになる。そして、Ｋが°“Ｏ
ＩＩとなった最後の１回だけ、次命令読出しアドレスを
用いて次命令コードの読出しが実行される。

本発明の装置は、このようなループ処理において次のよ
うな動作を行なう。

第５図は、本発明の装置の動作を説明するタイムチャー
トである。

本発明の装置においても、第５図（■）に示すように、
各命令は処理Ｉ、Ｘ、Ｐ、Ｈの４単位の処理によって実
行される。

各１単位の処理は、略同じ実行時間を必要とするものと
し、第３図で説明した従来のものと同様に、１単位分の
時間ずれて先行読出し制御が行なわれる。即ち、先に読
出され、デコード部５においてデコードされた命令コー
ドが、条件分岐命令　３ でない通常の命令の場合、次命令読出しアドレス演算部
６のみが次命令読出しアドレスＡＮを発生し、制御回路
１３に向けて出力する。この場合、条件判定回路１２が
制御回路１３に対し、次命令読出しアドレスＡＮの選択
を指示する。その結果、制御回路１３は、記憶部１の命
令コードを、次命令読出しアドレスＡＮを用いてシーケ
ンシャルに読出していく。

一方、先に読出された命令コードが条件分岐命令である
場合には、分岐予測部９が、実行中の条件分岐命令アド
レスＡと、分岐先アドレス演算部７の演算した分岐先ア
ドレスＡＪとを比較する。

そして、その条件分岐命令の格納された分岐命令アドレ
スＡが、分岐先アドレスＡＪよりも小さくない場合に、
分岐先アドレスを選択する旨の選択信号９ａを、制御回
路１３に向けて出力する。また、それ以外の場合には、
次命令読出しアドレスＡＮを選択するように、選択信号
９ａを制御回路１３に向けて出力する。

例えば、第５図に示したループ処理の場合、ス　４ テップＳ５において、Ｋが“′Ｏ°゛でない場合には、
その条件分岐命令の格納されたアドレスＡは、分岐先ア
ドレスＡＪよりも必ず大きくなる。

従って、条件分岐命令の格納されたアドレスＡと分岐先
アドレスＡＪとを比較して、分岐先アドレスが小さい場
合には、分岐先アドレスの命令を先行読出しするよう動
作する。尚、同一命令が繰返される場合もあるため、条
件分岐命令の格納されたアドレスＡと分岐先アドレスＡ
Ｊとが等しい場合にも、分岐先アドレスに格納された命
令コードの先行読出しを行なうものとする。

第５図のにおいて、条件分岐命令は、命令読出しの処理
■を行なった後、アドレス演算の処理Ｘを実行する。こ
のとき、第１図に示した分岐予測部９において、分岐予
測が行なわれる。従って、第５図■に示すように、この
１単位の処理中に並行して分岐先命令の先行読出しが行
なわれる。即ち、分岐予測部９の予測結果に応じて、次
命令か分岐先命令かが、その都度選択されて先行読出し
されることになる。従って、分岐予測が成功した場合に
は、第３図■、■に示した、従来のシーケンシャルな読
出し処理と全く同様に、各命令が無駄時間なく順に実行
されていくことになる。即ち、分岐予測が成功した場合
には、第５図のにおいて、命令演算の処理Ｅが終了後、
分岐判定が行なわれると、そのまま次の分岐先命令が実
行されることになる。

但し、ここで、第５図に示したループ処理のステップＳ
５において、Ｋが°°Ｏ′°となった場合には、分岐予
測がはずれることになる。この場合には、第３図に示し
た、■の条件分岐命令から■の分岐先命令に移行する場
合と同様の無駄時間ｔが発生する。しかしながら、ルー
プ処理を含むプログラムの場合、この確率かに分の１と
低いため、全体として、十分処理の高速化が図れる。

また、分岐命令がその後に読出されるべき幾つかの命令
を飛越えて、先のアドレスの命令コードを読むような場
合にも、同様の無駄時間が生じる。

しかしながら、ループ処理が多く、このようなケースの
少ないプログラムにおいては、全体としてみれば、大幅
な高速化を図ることができる。

本発明の装置は以上の実施例に限定されない。

次命令読出しアドレス演算部６や分岐先アドレス演算部
７１分岐予測部９等は、一体化されたマイクロプロセッ
サにより構成されてもよく、分岐命令の格納されたアド
レスが、分岐先アドレスよりも大きいか否かを判断する
ために、既知のソフトウェアあるいは上述した以外のハ
ードウェア的比較手段を用いるようにして差し支えない
。

（発明の効果） 以上説明した本発明の分岐命令処理装置によれば、予め
分岐命令の格納されたアドレスと分岐先アドレスとを比
較して分岐予測を行ない、次命令読出しアドレスと分岐
先アドレスとの何れか一方を用いて、先行読出しを行な
うようにしたので、分岐予測が成功した場合、先行読出
しした命令をキャンセルすることなく、分岐命令を高速
に実行することができる。従って、分岐予測の成功率が
高いループ処理を含むプログラムの実行に有効に　７ 機能する。

【図面の簡単な説明】

第１図は本発明の分岐命令処理装置の実施例を示すブロ
ック図、第２図は従来の分岐命令処理装置の一例を示す
ブロック図、第３図は従来装置の動作タイムチャート、
第４図は本発明の装置の実施に適するループ処理を含む
プログラムのフローチャート、第５図は本発明の装置の
動作タイムチャートである。 １・・・記憶部、２・・・プログラム、３・・・命令コ
ード、４・・・命令バッファ、５・・・デコード部、６
・・・次命令読出しアドレス演算部、７・・・分岐先ア
ドレス演算部、９・・・分岐予測部、１０・・・先行読
出し部。

Claims (1)

1. 【特許請求の範囲】 　ループ処理を含む所定のプログラムを構成する複数の
   命令コードを順次読出して、前記プログラムを実行する
   ものにおいて、 前記命令コードの読出しのために、次命令コードの格納
   された次命令読出しアドレスを、シーケンシャルに発生
   させる次命令読出しアドレス演算部と、 実行中の分岐命令に含まれる情報に基づいて、分岐先ア
   ドレスを演算する分岐先アドレス演算部と、 前記次命令読出しアドレスと前記分岐先アドレスとの何
   れか一方を用いて、命令コードを先行読出しする先行読
   出し部と、 前記プログラムのループ処理中に、 前記分岐命令の格納されたアドレスと前記分岐先アドレ
   スとを比較する分岐予測部とを有し、前記先行読出し部
   は、 前記分岐命令の格納されたアドレスが前記分岐先アドレ
   スよりも小さくない場合、前記分岐先アドレスを用いて
   、命令コードを先行読出しすることを特徴とする分岐命
   令処理装置。