JPH0340431A - シリコン半導体装置の酸化膜形成方法 - Google Patents
シリコン半導体装置の酸化膜形成方法Info
- Publication number
- JPH0340431A JPH0340431A JP1175934A JP17593489A JPH0340431A JP H0340431 A JPH0340431 A JP H0340431A JP 1175934 A JP1175934 A JP 1175934A JP 17593489 A JP17593489 A JP 17593489A JP H0340431 A JPH0340431 A JP H0340431A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- implanted
- silicon oxide
- region
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/8314—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having gate insulating layers with different properties
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
本発明はシリコン基板の表面にシリコン酸化膜を形成す
る方法に関し、さらに詳しくは、基板の同一積層面上に
厚さの異なる酸化膜を形成する方法に関するものである
。
る方法に関し、さらに詳しくは、基板の同一積層面上に
厚さの異なる酸化膜を形成する方法に関するものである
。
従来において、シリコン基板の同一積層面上に厚さの異
なるシリコン酸化膜を形成する方法としては、第２図に
示すような方法が一般的である。
なるシリコン酸化膜を形成する方法としては、第２図に
示すような方法が一般的である。
この図に示す方法はＭＯＳのゲート酸化膜として、シリ
コン基板上に厚さの異なる二種類のものを形成する方法
である。この方法においては、まず、シリコン基板１に
対して、１０００ ’Ｃで４５分間、大気圧の乾燥酸素
中で第１回目の熱処理を施して、基板面上の全体にわた
って、約６００人のシリコン酸化膜２を成長させる〈第
２図（ａ））。次に、公知のフォトリングラフィ技術を
用いて、このシリコン酸化膜２のうちの一部の領域Ａ１
のみをエノチングして、領域Ｂ１のみに上記の熱処理に
よって形Ｊ戊された約６００人のシリコン酸化膜２１を
残す（第２図（ｂ））。次に、１０００℃で５５分間、
大気圧の乾燥酸素中で第２回目の熱処理を施して、シリ
コン基板表面上に酸化膜を成長させるようになっている
。この結果、酸化膜がエツチングされていた領域Ａ１に
は、この！８２回目の熱処理による約７００人のシリコ
ン酸化膜２３が得られる。これに対して、第１回目の酸
化膜が残っている領域Ｂ１では、この酸化膜が約６００
人から成長して、約９００人の厚さのシリコン酸化膜２
２が得られる。このようにして、従来においては、シリ
コン基板の同一積層面上に厚さの異なる酸化膜を形成し
、これらの二つの厚さの異なる酸化膜を用いて、例えば
、しきい値電圧の異なる二種類のＭＯＳＦＥＴを同一素
子内に作り込むようにしている。
コン基板上に厚さの異なる二種類のものを形成する方法
である。この方法においては、まず、シリコン基板１に
対して、１０００ ’Ｃで４５分間、大気圧の乾燥酸素
中で第１回目の熱処理を施して、基板面上の全体にわた
って、約６００人のシリコン酸化膜２を成長させる〈第
２図（ａ））。次に、公知のフォトリングラフィ技術を
用いて、このシリコン酸化膜２のうちの一部の領域Ａ１
のみをエノチングして、領域Ｂ１のみに上記の熱処理に
よって形Ｊ戊された約６００人のシリコン酸化膜２１を
残す（第２図（ｂ））。次に、１０００℃で５５分間、
大気圧の乾燥酸素中で第２回目の熱処理を施して、シリ
コン基板表面上に酸化膜を成長させるようになっている
。この結果、酸化膜がエツチングされていた領域Ａ１に
は、この！８２回目の熱処理による約７００人のシリコ
ン酸化膜２３が得られる。これに対して、第１回目の酸
化膜が残っている領域Ｂ１では、この酸化膜が約６００
人から成長して、約９００人の厚さのシリコン酸化膜２
２が得られる。このようにして、従来においては、シリ
コン基板の同一積層面上に厚さの異なる酸化膜を形成し
、これらの二つの厚さの異なる酸化膜を用いて、例えば
、しきい値電圧の異なる二種類のＭＯＳＦＥＴを同一素
子内に作り込むようにしている。
（発明が解決しようとする課題〕
このように、厚さの異なるシリコン酸化膜を形成するた
めに、従来の方法においては、熱処理として２工程およ
び、これらの熱処理の間のフォトリングラフィとして３
工程の合針５工程が必要であり、このために、歩留りが
悪いという欠点がある。また、２回の熱処理工程の間に
行われるフォトリソグラフィ工程においては、酸化膜が
レジストからの金属汚染に晒され、あるいはレジスト除
去時にダメージを受けるので、シリコン酸化膜、特にレ
ジスト除去後もそのまま残っている厚い方のシリコン酸
化膜は、膜質劣化、信頼性低下などの悪影響を受ける可
能性が高いという問題点もある。
めに、従来の方法においては、熱処理として２工程およ
び、これらの熱処理の間のフォトリングラフィとして３
工程の合針５工程が必要であり、このために、歩留りが
悪いという欠点がある。また、２回の熱処理工程の間に
行われるフォトリソグラフィ工程においては、酸化膜が
レジストからの金属汚染に晒され、あるいはレジスト除
去時にダメージを受けるので、シリコン酸化膜、特にレ
ジスト除去後もそのまま残っている厚い方のシリコン酸
化膜は、膜質劣化、信頼性低下などの悪影響を受ける可
能性が高いという問題点もある。
本発明の課題は、このような従来の方法の弊害に鑑みて
、このような弊害を伴うことなく層厚の異なるシリコン
酸化膜をシリコン基板の同一積層面上に形成することの
可能となった方法を提案することにある。
、このような弊害を伴うことなく層厚の異なるシリコン
酸化膜をシリコン基板の同一積層面上に形成することの
可能となった方法を提案することにある。
上記の課題を解決するために、本発明の方法においては
、シリコン酸化膜を形成しようとするシリコン基板の同
一積層表面に、予め窒素をイオン注入した領域およびイ
オン注入しないイオン非注入領域、あるいは窒素イオン
注入量が異なる領域を形成しておき、しかる後に、この
面に熱処理を施してシリコン酸化膜を形成するようにし
ている。
、シリコン酸化膜を形成しようとするシリコン基板の同
一積層表面に、予め窒素をイオン注入した領域およびイ
オン注入しないイオン非注入領域、あるいは窒素イオン
注入量が異なる領域を形成しておき、しかる後に、この
面に熱処理を施してシリコン酸化膜を形成するようにし
ている。
（作用〕
本発明の方法においては、イオン注入領域でのシリコン
酸化膜の成長は、注入された窒素イオンのために、イオ
ン非注入領域でのその成長よりも抑制される。また、一
般的にはイオン注入量の多い領域のほうが、その注入量
が少ない領域よりもシリコン酸化膜の成長が抑制される
。この結果、熱処理工程を経て得られるシリコン基板の
同一積層面上のシリコン酸化膜は、窒素イオンの注入の
有無、およびその注入量の多少に応じて層厚が異なって
くる。よって、１回の熱処理工程のみによって、異なる
層厚のシリコン酸化膜が得られる。
酸化膜の成長は、注入された窒素イオンのために、イオ
ン非注入領域でのその成長よりも抑制される。また、一
般的にはイオン注入量の多い領域のほうが、その注入量
が少ない領域よりもシリコン酸化膜の成長が抑制される
。この結果、熱処理工程を経て得られるシリコン基板の
同一積層面上のシリコン酸化膜は、窒素イオンの注入の
有無、およびその注入量の多少に応じて層厚が異なって
くる。よって、１回の熱処理工程のみによって、異なる
層厚のシリコン酸化膜が得られる。
すなわら、窒素イオンの非注入領域で最も厚い酸化膜が
得られ、また窒素イオンの注入量の少ない領域ではその
注入量の多い領域に比べて厚い酸化膜が得られる。
得られ、また窒素イオンの注入量の少ない領域ではその
注入量の多い領域に比べて厚い酸化膜が得られる。
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示す図であり、層厚の異な
る二種類のシリコン酸化膜をシリコン基板上に形成する
工程を示している。まず、シリコン基板１の表面におけ
る厚い酸化膜を形成する予定の領域Ｂ２を、公知のフォ
トリソグラフィ工程によって、レジストマスクで覆い、
その上から全面に窒素イオンの注入を行う。この後に同
じく公知の手法でレジスト除去を行う。この結果、第１
図（ａ）に示すように、薄い方の酸化膜を形成する予定
の領域Ａ２のみが窒素がイオン注入された注入領域とな
り、この注入領域Ａ２と非注入領域Ｂ２とがシリコン基
板１の表面上に形成される。
る二種類のシリコン酸化膜をシリコン基板上に形成する
工程を示している。まず、シリコン基板１の表面におけ
る厚い酸化膜を形成する予定の領域Ｂ２を、公知のフォ
トリソグラフィ工程によって、レジストマスクで覆い、
その上から全面に窒素イオンの注入を行う。この後に同
じく公知の手法でレジスト除去を行う。この結果、第１
図（ａ）に示すように、薄い方の酸化膜を形成する予定
の領域Ａ２のみが窒素がイオン注入された注入領域とな
り、この注入領域Ａ２と非注入領域Ｂ２とがシリコン基
板１の表面上に形成される。
本例においては、窒素イオン注入条件は、Ｎ゛を１０ｋ
ｅＶの強度で注入し、Ｉ Ｘ １０ ＩＳ／ｃｎ＋２の
密度となるようにした。
ｅＶの強度で注入し、Ｉ Ｘ １０ ＩＳ／ｃｎ＋２の
密度となるようにした。
次に、シリコン基板１を１０００ ’Ｃ１Ａｒ雰囲気中
で６０分間熱処理し、そのまま引き続いてガスを切り換
えて乾燥酸素雰囲気中で１００分間熱処理した。この結
果、第１図（ｂ）に示すように、イオン非注入領域Ｂ２
では通常の酸化が進み、約９００人のシリコン酸化膜２
４が形成された。これに対して、窒素イオンを注入した
イオン注入領域Ａ２上ではシリコン酸化速度が抑制され
て、約７００人の薄いシリコン酸化ＷＡ２５が形成され
た。
で６０分間熱処理し、そのまま引き続いてガスを切り換
えて乾燥酸素雰囲気中で１００分間熱処理した。この結
果、第１図（ｂ）に示すように、イオン非注入領域Ｂ２
では通常の酸化が進み、約９００人のシリコン酸化膜２
４が形成された。これに対して、窒素イオンを注入した
イオン注入領域Ａ２上ではシリコン酸化速度が抑制され
て、約７００人の薄いシリコン酸化ＷＡ２５が形成され
た。
このように、本例の方法によれば熱処理工程が１回でよ
く、第２図に示す従来の方法に比べて、熱処理工程（シ
リコン酸化工程）を１工程減らすことができる。よって
、歩留まりが良くなる。また、従来のようなエツチング
工程が不要となるので、シリコン酸化膜がフォトレジス
トに晒されず、金属汚染あるいはダメージを受けること
もない。
く、第２図に示す従来の方法に比べて、熱処理工程（シ
リコン酸化工程）を１工程減らすことができる。よって
、歩留まりが良くなる。また、従来のようなエツチング
工程が不要となるので、シリコン酸化膜がフォトレジス
トに晒されず、金属汚染あるいはダメージを受けること
もない。
よって、膜質劣化、信頼性低下といった弊害が回避され
る。
る。
なお、上記の例は、シリコン基板上にイオン注入領域と
イオン非注入領域を形成して、層厚の異なる二種類の酸
化膜を形成した場合であるが、この代わりに、窒素イオ
ンの注入量の異なる領域を形成し、これによって、層厚
の異なるシリコン酸イヒ膜を形成するようにしても良い
ことは勿論である。あるいは、窒素イオンの注入領域と
、異なる窒素イオンの注入領域とを併存させて、層厚が
三種類以上に異なるシリコン酸化膜を形成するようにす
ることもできる。
イオン非注入領域を形成して、層厚の異なる二種類の酸
化膜を形成した場合であるが、この代わりに、窒素イオ
ンの注入量の異なる領域を形成し、これによって、層厚
の異なるシリコン酸イヒ膜を形成するようにしても良い
ことは勿論である。あるいは、窒素イオンの注入領域と
、異なる窒素イオンの注入領域とを併存させて、層厚が
三種類以上に異なるシリコン酸化膜を形成するようにす
ることもできる。
以上説明したように、本発明の方法によれば、熱処理工
程に先立って、シリコン基板表面上に、窒素イオンの注
入領域、それが注入されていない非注入領域あるいは窒
素イオン注入量の異なる領域を形成するようにしている
ので、窒素イオンの注入の有旅、あるいは窒素イオンの
注入量の多少に応じて、熱処理工程でのシリコン酸化月
東の成長を制御でき、異なった層厚のシリコン酸化膜を
形成することができる。従って、従来のように複数回の
熱処理工程を経ることなく層厚の異なるシリコン酸化膜
を形成できるので、歩留まりを向上でき、またエツチン
グ工程も不要となるので、形成されたシリコン酸化膜の
信頼性も格段に改善される。
程に先立って、シリコン基板表面上に、窒素イオンの注
入領域、それが注入されていない非注入領域あるいは窒
素イオン注入量の異なる領域を形成するようにしている
ので、窒素イオンの注入の有旅、あるいは窒素イオンの
注入量の多少に応じて、熱処理工程でのシリコン酸化月
東の成長を制御でき、異なった層厚のシリコン酸化膜を
形成することができる。従って、従来のように複数回の
熱処理工程を経ることなく層厚の異なるシリコン酸化膜
を形成できるので、歩留まりを向上でき、またエツチン
グ工程も不要となるので、形成されたシリコン酸化膜の
信頼性も格段に改善される。
第１図（ａ）および（ｂ）は本発明によるシリコン酸化
膜形成工程の一例を示す説明図、第２図（ａ）ないしく
Ｃ）は従来のシリコン酸化膜形成方法を示す説明図であ
る。 符号の説明 １・・−シリコン酸化膜 ２．２１２２．２３．２４．２５ ・・・シリコン酸化膜 Ａｌ、Ｂｌ−・領域 Ａ２−・・窒素イオン注入領域 第 図 第 図
膜形成工程の一例を示す説明図、第２図（ａ）ないしく
Ｃ）は従来のシリコン酸化膜形成方法を示す説明図であ
る。 符号の説明 １・・−シリコン酸化膜 ２．２１２２．２３．２４．２５ ・・・シリコン酸化膜 Ａｌ、Ｂｌ−・領域 Ａ２−・・窒素イオン注入領域 第 図 第 図
Claims (1)
- シリコン基板の表面に、所定量の窒素イオンを注入した
イオン注入領域と窒素イオンが注入されていないイオン
非注入領域を形成する工程と、前記基板表面を熱酸化処
理して、前記イオン注入領域および前記イオン非注入領
域上に酸化膜を成長させる工程とを有するシリコン半導
体装置の酸化膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175934A JPH0340431A (ja) | 1989-07-07 | 1989-07-07 | シリコン半導体装置の酸化膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175934A JPH0340431A (ja) | 1989-07-07 | 1989-07-07 | シリコン半導体装置の酸化膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340431A true JPH0340431A (ja) | 1991-02-21 |
Family
ID=16004810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1175934A Pending JPH0340431A (ja) | 1989-07-07 | 1989-07-07 | シリコン半導体装置の酸化膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340431A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
| US5372950A (en) * | 1991-05-18 | 1994-12-13 | Samsung Electronics Co., Ltd. | Method for forming isolation regions in a semiconductor memory device |
| US5576226A (en) * | 1994-04-21 | 1996-11-19 | Lg Semicon Co., Ltd. | Method of fabricating memory device using a halogen implant |
| KR19990005811A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | Fet의 게이트 산화막 형성방법 |
| KR100290898B1 (ko) * | 1998-06-30 | 2001-07-12 | 김영환 | 반도체소자의 산화막 형성방법 |
-
1989
- 1989-07-07 JP JP1175934A patent/JPH0340431A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372950A (en) * | 1991-05-18 | 1994-12-13 | Samsung Electronics Co., Ltd. | Method for forming isolation regions in a semiconductor memory device |
| US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
| US5576226A (en) * | 1994-04-21 | 1996-11-19 | Lg Semicon Co., Ltd. | Method of fabricating memory device using a halogen implant |
| KR19990005811A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | Fet의 게이트 산화막 형성방법 |
| KR100290898B1 (ko) * | 1998-06-30 | 2001-07-12 | 김영환 | 반도체소자의 산화막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5330920A (en) | Method of controlling gate oxide thickness in the fabrication of semiconductor devices | |
| JPS61289644A (ja) | 半導体デバイスの製造法 | |
| KR100273281B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| US6110780A (en) | Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory | |
| JPH0340431A (ja) | シリコン半導体装置の酸化膜形成方法 | |
| JPS5839014A (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS6261353A (ja) | 相補型ｍｏｓ半導体素子の製造方法 | |
| JPS60201636A (ja) | 半導体装置の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH09321041A (ja) | 半導体装置の保護膜とその形成方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JP3139208B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS59132624A (ja) | 半導体装置の製造方法 | |
| JPS61204972A (ja) | Ｍｉｓトランジスタ−の製造方法 | |
| JPS61234045A (ja) | 半導体素子の製造方法 | |
| JPS60254747A (ja) | 半導体装置の製造方法 | |
| JPS61204940A (ja) | パタ−ン反転方法 | |
| JPH01140715A (ja) | 化合物半導体装置の製造方法 | |
| JPH043937A (ja) | 半導体装置の製造方法 | |
| JPS593948A (ja) | Ｍｏｓ製造技術におけるフイ−ルドオキサイドを製造するための方法 | |
| JPS5916338A (ja) | 半導体基板の熱処理方法 |