JPS60201636A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60201636A JPS60201636A JP59059905A JP5990584A JPS60201636A JP S60201636 A JPS60201636 A JP S60201636A JP 59059905 A JP59059905 A JP 59059905A JP 5990584 A JP5990584 A JP 5990584A JP S60201636 A JPS60201636 A JP S60201636A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- nitrogen
- section
- silicon substrate
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特に単一シリコ
ン基板表面に、同時に行う熱処理によって膜厚の異なる
複数のゲート酸化膜を形成する製造方法に関する。
ン基板表面に、同時に行う熱処理によって膜厚の異なる
複数のゲート酸化膜を形成する製造方法に関する。
（ｂｌ 技術の背景
近年、ＭＯ３半導体の絶縁膜のごとく、同一シリコン基
板表面に、要求される耐圧の相違のため異なる膜厚の酸
化膜を形成する構造を必要とする場合が多い。
板表面に、要求される耐圧の相違のため異なる膜厚の酸
化膜を形成する構造を必要とする場合が多い。
（Ｃ） 従来技術と問題点
従来、このような場合の酸化膜の形成は、異なる膜厚毎
に熱処理条件を変えて酸化させるために、成膜厚を有す
る第１の酸化物をシリコン基板全体を熱処理等により生
成した後に、第１の酸化膜として残す部分をレジスト膜
で被覆し、第１の酸化膜と膜厚の異なる第２の酸化膜を
形成する部分は、第１の酸化膜があるために、その酸化
膜をエツチングで除去した後に、再度第２の酸化膜を形
成する酸化条件で再度熱処理を行っていた。
に熱処理条件を変えて酸化させるために、成膜厚を有す
る第１の酸化物をシリコン基板全体を熱処理等により生
成した後に、第１の酸化膜として残す部分をレジスト膜
で被覆し、第１の酸化膜と膜厚の異なる第２の酸化膜を
形成する部分は、第１の酸化膜があるために、その酸化
膜をエツチングで除去した後に、再度第２の酸化膜を形
成する酸化条件で再度熱処理を行っていた。
このような製造工程では、製造が複雑になり、酸化膜厚
を形成する制御が困難になり、これの改善が要望されて
いる。
を形成する制御が困難になり、これの改善が要望されて
いる。
第１図で従来の製造方法の概要を説明する。
第１図（１１はシリコン基板１の表面に、フィールド酸
化物２があり、この両側に第１の酸化膜が形成されるべ
きａ部分と、第２の酸化膜が形成されるべきｂ部分があ
るものとする。
化物２があり、この両側に第１の酸化膜が形成されるべ
きａ部分と、第２の酸化膜が形成されるべきｂ部分があ
るものとする。
第１図（２）はシリコン基板の熱処理を行って第１の酸
化物３を、ａ部とｂ部の双方に形成したもので、鹸化膜
の膜厚は規定の膜厚を得るように酸化装置で制御されて
形成される。
化物３を、ａ部とｂ部の双方に形成したもので、鹸化膜
の膜厚は規定の膜厚を得るように酸化装置で制御されて
形成される。
第１図（３）は、第１の酸化膜ａ部を残して、ｂ部には
第２の酸化膜を形成するために、ａ部の第１の酸化膜の
表面をレジスト膜４で被覆して、これをエツチング液に
浸漬して、ｂ部の第１の酸化膜の部分を除去し図である
。
第２の酸化膜を形成するために、ａ部の第１の酸化膜の
表面をレジスト膜４で被覆して、これをエツチング液に
浸漬して、ｂ部の第１の酸化膜の部分を除去し図である
。
第］１３１Ｔ４１は、エツチングが完了して、レジスト
膜４を除去した後に、ｂ部に第２の酸化膜を形成するた
めに再度シリコン基板を熱酸化処理して第２の酸化膜５
を形成した図である。
膜４を除去した後に、ｂ部に第２の酸化膜を形成するた
めに再度シリコン基板を熱酸化処理して第２の酸化膜５
を形成した図である。
このような製造工程では多ぐの欠点があり、特に、第１
の酸化物を形成した後に、第２の酸化膜を形成する部分
がエツチングされるために、シリコン基板の表面が汚染
され、製造工程における清浄度が悪くなる。
の酸化物を形成した後に、第２の酸化膜を形成する部分
がエツチングされるために、シリコン基板の表面が汚染
され、製造工程における清浄度が悪くなる。
又、シリコン基板を２回に渡って酸化するため、第１の
酸化膜が再度酸化雰囲気中で酸化されるので、第１の酸
化膜の膜厚を制御することが困難になる欠点がある。
酸化膜が再度酸化雰囲気中で酸化されるので、第１の酸
化膜の膜厚を制御することが困難になる欠点がある。
以上の欠点のため、シリコン基板の製造工程における品
質低下が避けられず、これを改善する製造方法が要望さ
れている。
質低下が避けられず、これを改善する製造方法が要望さ
れている。
（ｄ） 発明の目的
本発明は、上記従来の欠点に鑑み、単一のシリコンウェ
ハー表面に、同時に膜厚の異なる複数の酸化膜を形成す
る方法を提供することを目的とする。
ハー表面に、同時に膜厚の異なる複数の酸化膜を形成す
る方法を提供することを目的とする。
（ｅ） 発明の構成
この目的は、単一シリコンウェハー表面に膜厚の異なる
酸化膜を形成するために、予め膜厚を薄く形成する上記
シリコンウェハー表面に、窒素をイオン注入した後、該
シリコンウェハーを酸化することにより、同時に厚さの
異なる酸化膜を形成することを特徴とする半導体装置の
製造方法を提供することによって達成できる。
酸化膜を形成するために、予め膜厚を薄く形成する上記
シリコンウェハー表面に、窒素をイオン注入した後、該
シリコンウェハーを酸化することにより、同時に厚さの
異なる酸化膜を形成することを特徴とする半導体装置の
製造方法を提供することによって達成できる。
（ｆ） 発明の実施例
本発明は、シリコン基板の表面に、窒素原子を注入する
ことにより、この部分ではシリコンの酸化速度が著しく
抑止されるという化学現象を利用して、同一シリコン基
板の表面に複数の膜厚の異なる部分を形成する際に、膜
厚の薄い部分には予め所定の窒素原子を注入しておき、
膜厚の厚い部分はそのままの状態にしておき、このシリ
コン基板を同一条件で同時に酸化処理することにより、
複数の膜厚の異なる酸化膜が形成され、これによって製
造工程の清浄化と熱処廟の簡素化が計られ、品質向上と
経済性の面で大きな効果がある。
ことにより、この部分ではシリコンの酸化速度が著しく
抑止されるという化学現象を利用して、同一シリコン基
板の表面に複数の膜厚の異なる部分を形成する際に、膜
厚の薄い部分には予め所定の窒素原子を注入しておき、
膜厚の厚い部分はそのままの状態にしておき、このシリ
コン基板を同一条件で同時に酸化処理することにより、
複数の膜厚の異なる酸化膜が形成され、これによって製
造工程の清浄化と熱処廟の簡素化が計られ、品質向上と
経済性の面で大きな効果がある。
第２図は本発明の詳細な説明する薗であるが第１図の従
来例に準じて、フィールド酸化物の左右にそれぞれ異な
る膜厚のシリコン酸化膜を生成する場合を例にとって説
明する。
来例に準じて、フィールド酸化物の左右にそれぞれ異な
る膜厚のシリコン酸化膜を生成する場合を例にとって説
明する。
第２図（１）において、シリコン基板１１、その表面に
あるフィールド酸化物１２の左側の表面ａには膜厚の厚
い酸化膜を形成し、右側の表面すには膜厚の薄い酸化膜
を形成するものとする。
あるフィールド酸化物１２の左側の表面ａには膜厚の厚
い酸化膜を形成し、右側の表面すには膜厚の薄い酸化膜
を形成するものとする。
第２図（２）において、右側のｂの部分の酸化を抑制す
るために、この部分に窒素のイオン注入を行うために、
シリコン基板のａ部の表面を窒素のイオン注入を防止す
るために、シリコン基板のａ部の表面をレジスト膜１３
で被覆する。
るために、この部分に窒素のイオン注入を行うために、
シリコン基板のａ部の表面を窒素のイオン注入を防止す
るために、シリコン基板のａ部の表面をレジスト膜１３
で被覆する。
第２図（３）は、シリコン基板に、窒素のイオン注入を
行っている図であるが、レジスト膜で被覆されたａ部に
は窒素の浸入がなく、ｂ部には点線で示す窒素原子ｎが
注入され、イオン注入が完了するとレジスト膜は除去さ
れる。
行っている図であるが、レジスト膜で被覆されたａ部に
は窒素の浸入がなく、ｂ部には点線で示す窒素原子ｎが
注入され、イオン注入が完了するとレジスト膜は除去さ
れる。
第２図（４）は、シリコン基板を所定の条件で熱酸化を
行った後の酸化膜を示す図であり、窒素原子が注入され
たｂ部の表面は窒素によって酸化の生成速度が抑制され
て、薄い酸化膜１４が形成され、反対に窒素原子がイオ
ン注入されていないａ部分には、厚い酸化膜１５が熱酸
化の温度、時間に対応した条件によって形成される。
行った後の酸化膜を示す図であり、窒素原子が注入され
たｂ部の表面は窒素によって酸化の生成速度が抑制され
て、薄い酸化膜１４が形成され、反対に窒素原子がイオ
ン注入されていないａ部分には、厚い酸化膜１５が熱酸
化の温度、時間に対応した条件によって形成される。
通常、窒素原子のイオン注入の電圧は５０ＫｅＶ乃至１
５０ＫｅＶ程度であって、イオン注入原子は、厳密に制
御することができ、注入量によって酸化レートを容易に
加減することが可能である。
５０ＫｅＶ程度であって、イオン注入原子は、厳密に制
御することができ、注入量によって酸化レートを容易に
加減することが可能である。
このように、シリコン基板の表面に窒素をイオン注入す
ることによって、シリコン基板の表面の任意の位置に、
酸化レートの異なる複数の表面を設けることができ、又
製造工程が簡素化され、且つ窒素の注入量を制御するこ
とにより、シリコン基板表面の所望の位置に膜厚の異な
る酸化膜を同時に形成することが可能になるため、シリ
コン基板を処理するウエソト工程のない清浄な製造工程
となり、叉窒素の注入量によって所望の膜厚が得られる
ため、半導体装置の品質向上と製造工程の効率化面で効
果が大きい。
ることによって、シリコン基板の表面の任意の位置に、
酸化レートの異なる複数の表面を設けることができ、又
製造工程が簡素化され、且つ窒素の注入量を制御するこ
とにより、シリコン基板表面の所望の位置に膜厚の異な
る酸化膜を同時に形成することが可能になるため、シリ
コン基板を処理するウエソト工程のない清浄な製造工程
となり、叉窒素の注入量によって所望の膜厚が得られる
ため、半導体装置の品質向上と製造工程の効率化面で効
果が大きい。
（ｇｌ 発明の効果
以上詳細に説明したように、本発明の製造方法を採用す
ることにより、半導体装置の品質向上と製造工程の効率
化による経済性の両面に供しうるという効果大なるもの
がある。
ることにより、半導体装置の品質向上と製造工程の効率
化による経済性の両面に供しうるという効果大なるもの
がある。
第１図は従来の製造方法を説明する図。
第２図は本発明は製造方法を説明する図。
図において、１１はシリコン基板、１２はフィールド酸
化物、１３はレジスト膜、１４は薄い酸化膜、１５は厚
い酸化膜である。 図面の浄書（内容に変更なし） 第１図 第２図 手続補正書（方力 昭和５９年 ７月λ６日 ２、発明の名称 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地（５
２２）名称冨士通株式会社 ４、代理人 住所 神奈川県川崎市中原区上小田中１０１５番地富士
通株式会社内 暑 」肘 ５、補正命令の日付 昭和５９年 ６月 ６日 （１） 明細書第７頁１６行及び１７行の「第１図は・
・・・・製造方法を説明する図。」を次のとおり補正す
る。 「第１図（１１乃至第１図（４）は従来の製造工程を順
次説明するための断面図。第２図（１１乃至第２図（４
）は本発明の製造工程を順次説明するための断面図であ
る。」 （２）図面を別紙の補正図面の通り訂正する。 ９、添付書類の目録 補正図面 １通 以上
化物、１３はレジスト膜、１４は薄い酸化膜、１５は厚
い酸化膜である。 図面の浄書（内容に変更なし） 第１図 第２図 手続補正書（方力 昭和５９年 ７月λ６日 ２、発明の名称 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地（５
２２）名称冨士通株式会社 ４、代理人 住所 神奈川県川崎市中原区上小田中１０１５番地富士
通株式会社内 暑 」肘 ５、補正命令の日付 昭和５９年 ６月 ６日 （１） 明細書第７頁１６行及び１７行の「第１図は・
・・・・製造方法を説明する図。」を次のとおり補正す
る。 「第１図（１１乃至第１図（４）は従来の製造工程を順
次説明するための断面図。第２図（１１乃至第２図（４
）は本発明の製造工程を順次説明するための断面図であ
る。」 （２）図面を別紙の補正図面の通り訂正する。 ９、添付書類の目録 補正図面 １通 以上
Claims (1)
- 単一シリコン基板表面に膜厚の異なる酸化膜を同時に形
成するために、予め膜厚を薄く形成する上記シリコン基
板表面に、窒素をイオン注入した後、該シリコン基板を
酸化することにより、同時に膜厚の異なる酸化膜を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059905A JPS60201636A (ja) | 1984-03-27 | 1984-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059905A JPS60201636A (ja) | 1984-03-27 | 1984-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201636A true JPS60201636A (ja) | 1985-10-12 |
Family
ID=13126601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59059905A Pending JPS60201636A (ja) | 1984-03-27 | 1984-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201636A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228000A (ja) * | 1994-07-30 | 1996-09-03 | Lg Semicon Co Ltd | 半導体素子及びその製造方法 |
| DE19839079C2 (de) * | 1998-02-27 | 2002-08-01 | Lg Semicon Co Ltd | Verfahren zur Herstellung einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung |
| KR100415629B1 (ko) * | 2001-08-28 | 2004-01-24 | 프로모스 테크놀로지즈 인코포레이티드 | 분자질소 주입량을 검사하기 위한 방법 |
-
1984
- 1984-03-27 JP JP59059905A patent/JPS60201636A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228000A (ja) * | 1994-07-30 | 1996-09-03 | Lg Semicon Co Ltd | 半導体素子及びその製造方法 |
| DE19839079C2 (de) * | 1998-02-27 | 2002-08-01 | Lg Semicon Co Ltd | Verfahren zur Herstellung einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung |
| KR100415629B1 (ko) * | 2001-08-28 | 2004-01-24 | 프로모스 테크놀로지즈 인코포레이티드 | 분자질소 주입량을 검사하기 위한 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04360580A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| IE57557B1 (en) | Method of manufacturing a semiconductor device,in which a silicon slice is locally provided with field oxide with a channel stopper | |
| JP3102223B2 (ja) | シリコン基板の酸化方法 | |
| JPS60201636A (ja) | 半導体装置の製造方法 | |
| KR100252856B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS5854638A (ja) | 半導体装置の製造方法 | |
| JPS5999772A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0340431A (ja) | シリコン半導体装置の酸化膜形成方法 | |
| KR100359489B1 (ko) | 반도체 장치의 게이트 절연막 제조방법 | |
| KR0150104B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| JP2710410B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS6346774A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JP2668380B2 (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH0329293B2 (ja) | ||
| JP2002280320A (ja) | 半導体装置の製造方法 |