JPH0340512B2 - - Google Patents
Info
- Publication number
- JPH0340512B2 JPH0340512B2 JP60060987A JP6098785A JPH0340512B2 JP H0340512 B2 JPH0340512 B2 JP H0340512B2 JP 60060987 A JP60060987 A JP 60060987A JP 6098785 A JP6098785 A JP 6098785A JP H0340512 B2 JPH0340512 B2 JP H0340512B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- semiconductor substrate
- nitride film
- layer
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は半導体基板の製造方法に関し、特
に、シリコン窒化層を内部に有するとともに該シ
リコン窒化層に隣接した不純物拡散層を内蔵する
半導体基板の製造方法に関するものである。
に、シリコン窒化層を内部に有するとともに該シ
リコン窒化層に隣接した不純物拡散層を内蔵する
半導体基板の製造方法に関するものである。
［発明の技術的背景とその問題点］
一般に、半導体基板の表面に絶縁層を形成する
ことや表面から内部に向かつて不純物拡散層を形
成することは容易であるが、半導体基板の内部に
絶縁層や不純物拡散層を形成することは容易では
なく、特に、半導体基板の表面から深い位置に埋
没した状態で絶縁層や不純物拡散層を再現性よく
形成することは従来技術では実質的に不可能であ
つた。
ことや表面から内部に向かつて不純物拡散層を形
成することは容易であるが、半導体基板の内部に
絶縁層や不純物拡散層を形成することは容易では
なく、特に、半導体基板の表面から深い位置に埋
没した状態で絶縁層や不純物拡散層を再現性よく
形成することは従来技術では実質的に不可能であ
つた。
しかしながら、基板表面から深い位置に埋め込
まれた絶縁層や不純物拡散層を有する半導体基板
が最近の半導体装置の発展とともに求められるよ
うになつている。
まれた絶縁層や不純物拡散層を有する半導体基板
が最近の半導体装置の発展とともに求められるよ
うになつている。
［発明の目的］
この発明の目的は、半導体基板の内部に、絶縁
層とそれに隣接する不純物拡散層とを有した半導
体基板を製造する方法を提供することである。
層とそれに隣接する不純物拡散層とを有した半導
体基板を製造する方法を提供することである。
［発明の概要］
この発明による方法は、予めシリコン窒化層の
形成と該シリコン窒化層への不純物導入とを終了
した第一の半導体薄板に第二の半導体薄板を接合
し、次いで熱拡散処理をすることにより、内部に
シリコン窒化層とそれに隣接して不純物拡散層と
を有する半導体基板を製造することを特徴とする
ものである。この発明の方法によれば、基板表面
から深い位置に埋め込まれたシリコン窒化層と不
純物拡散層とを有した半導体基板を再現性よく製
造することができる。
形成と該シリコン窒化層への不純物導入とを終了
した第一の半導体薄板に第二の半導体薄板を接合
し、次いで熱拡散処理をすることにより、内部に
シリコン窒化層とそれに隣接して不純物拡散層と
を有する半導体基板を製造することを特徴とする
ものである。この発明の方法によれば、基板表面
から深い位置に埋め込まれたシリコン窒化層と不
純物拡散層とを有した半導体基板を再現性よく製
造することができる。
［発明の実施例］
以下に本発明の方法をシリコン半導体基板の製
造に適用した実施例について添附図面の第１図乃
至第３図を参照しつつ説明する。
造に適用した実施例について添附図面の第１図乃
至第３図を参照しつつ説明する。
第１図Ａ乃至第１図Ｆは本発明方法をシリコン
半導体基板の製造工程として図示したものであ
る。
半導体基板の製造工程として図示したものであ
る。
この実施例では、Ｎ型の第一のシリコン単結晶
板１の一方の表面に、先ず、減圧CVD法によつ
て第一のシリコン窒化膜（以下にはこれをSiN膜
と略記する）２を第１図Ａの如くに形成する。次
に第１図Ｂに示すように、該SiN膜２に、たとえ
ばイオン注入法等の手段によりGa等のＰ型不純
物を導入する。ついで第１図Ｃに示すように、該
第一のSiN膜２の上に更に前記と同じ方法で第二
のSiN膜３を堆積させた後、第１図Ｄに示すよう
に該第二のSiN膜３の表面を鏡面に仕上げる。こ
の場合、鏡面の表面粗さは500Å以下にするとと
もに該鏡面仕上面を清浄な水で数分程度水洗処理
をする。この脱水は、室温でのスピンナー処理が
適しており、100℃以上の加熱乾燥は避けるのが
よい。それは、次の接合にとつて鏡面に吸着して
いる水分を完全に除去しないことが重要と認めら
れるからである。
板１の一方の表面に、先ず、減圧CVD法によつ
て第一のシリコン窒化膜（以下にはこれをSiN膜
と略記する）２を第１図Ａの如くに形成する。次
に第１図Ｂに示すように、該SiN膜２に、たとえ
ばイオン注入法等の手段によりGa等のＰ型不純
物を導入する。ついで第１図Ｃに示すように、該
第一のSiN膜２の上に更に前記と同じ方法で第二
のSiN膜３を堆積させた後、第１図Ｄに示すよう
に該第二のSiN膜３の表面を鏡面に仕上げる。こ
の場合、鏡面の表面粗さは500Å以下にするとと
もに該鏡面仕上面を清浄な水で数分程度水洗処理
をする。この脱水は、室温でのスピンナー処理が
適しており、100℃以上の加熱乾燥は避けるのが
よい。それは、次の接合にとつて鏡面に吸着して
いる水分を完全に除去しないことが重要と認めら
れるからである。
一方、Ｎ型の第二のシリコン単結晶板４を準備
し、該シリコン単結晶板４の一方の表面を鏡面仕
上げをする。この場合も第二のシリコン単結晶板
４の鏡面仕上面の表面粗さが500Å以下になるよ
うに研磨するとともにその鏡面状態によつては
H2O2−H2SO4混液、次いでHF液、さらに希HF
液で前処理をし、前記SiN膜の研磨の場合と同様
水洗処理及び脱水処理をしておく。
し、該シリコン単結晶板４の一方の表面を鏡面仕
上げをする。この場合も第二のシリコン単結晶板
４の鏡面仕上面の表面粗さが500Å以下になるよ
うに研磨するとともにその鏡面状態によつては
H2O2−H2SO4混液、次いでHF液、さらに希HF
液で前処理をし、前記SiN膜の研磨の場合と同様
水洗処理及び脱水処理をしておく。
次に、第二のシリコン単結晶板４の該鏡面を第
一のシリコン単結晶板１の第二のSiN膜３の鏡面
上に密着させつつ200℃以上の温度、好ましくは
1000〜1200℃の温度で熱処理を行つて、第１図Ｅ
に示すように、シリコン窒化層５（これは該第一
及び第二のSiN膜２及び３が合体したものであ
る）を介し、２枚のシリコン単結晶板１及び４が
接合された半導体基板６を得る。この場合、両鏡
面の間に異物が介在しない状態で直接密着させる
ことが大切で、クラス１以下の雰囲気中で行なう
のがよい（クラス１は、1ft3中の0.5μｍの塵埃が
１個である状態をいう）。
一のシリコン単結晶板１の第二のSiN膜３の鏡面
上に密着させつつ200℃以上の温度、好ましくは
1000〜1200℃の温度で熱処理を行つて、第１図Ｅ
に示すように、シリコン窒化層５（これは該第一
及び第二のSiN膜２及び３が合体したものであ
る）を介し、２枚のシリコン単結晶板１及び４が
接合された半導体基板６を得る。この場合、両鏡
面の間に異物が介在しない状態で直接密着させる
ことが大切で、クラス１以下の雰囲気中で行なう
のがよい（クラス１は、1ft3中の0.5μｍの塵埃が
１個である状態をいう）。
しかる後、該半導体基板６に約1200℃の高温で
数時間熱拡散処理をすると、第１図Ｆに示すよう
に、該半導体基板６の内部のシリコン窒化層５の
両側にGaが拡散されてＰ型の不純物拡散層７が
シリコン窒化層５の両側に形成された半導体基板
６が完成する。
数時間熱拡散処理をすると、第１図Ｆに示すよう
に、該半導体基板６の内部のシリコン窒化層５の
両側にGaが拡散されてＰ型の不純物拡散層７が
シリコン窒化層５の両側に形成された半導体基板
６が完成する。
なお、半導体基板としてシリコン単結晶板で構
成されるものを示したが、これ以外の半導体基板
であつてもよい。また、該シリコン窒化膜への不
純物導入はどのような方法で行つてもよいが、イ
オン注入法を用いれば制御された量でしかも最も
再現性よく不純物拡散層を形成できる。
成されるものを示したが、これ以外の半導体基板
であつてもよい。また、該シリコン窒化膜への不
純物導入はどのような方法で行つてもよいが、イ
オン注入法を用いれば制御された量でしかも最も
再現性よく不純物拡散層を形成できる。
第２図及び第３図は本発明方法を利用して製造
された半導体基板の実施例を示したものである。
された半導体基板の実施例を示したものである。
第２図に示した半導体基板６Ａは、シリコン窒
化層５Ａを形成し、該シリコン窒化層５ＡにＮ型
不純物を導入することにより、該シリコン窒化層
５Ａの両側にＮ型高濃度層の不純物拡散層７Ａを
形成したものである。
化層５Ａを形成し、該シリコン窒化層５ＡにＮ型
不純物を導入することにより、該シリコン窒化層
５Ａの両側にＮ型高濃度層の不純物拡散層７Ａを
形成したものである。
また、第３図に示した半導体基板６Ｂは、第一
の半導体薄板１の一部表面にのみシリコン窒化層
５Ａを形成するとともに該シリコン窒化層５Ａに
Ｎ型不純物を導入することにより、シリコン窒化
層５Ａの両側にＮ型高濃度層の不純物拡散層７Ａ
を形成させたものである。
の半導体薄板１の一部表面にのみシリコン窒化層
５Ａを形成するとともに該シリコン窒化層５Ａに
Ｎ型不純物を導入することにより、シリコン窒化
層５Ａの両側にＮ型高濃度層の不純物拡散層７Ａ
を形成させたものである。
［発明の効果］
以上に記載したように、本発明の方法によれ
ば、内部にシリコン窒化層とそれと隣接した不純
物拡散層とを有した半導体基板を製造することが
でき、その結果、従来は製造困難であつた各種の
半導体装置を製造することができるようになつ
た。
ば、内部にシリコン窒化層とそれと隣接した不純
物拡散層とを有した半導体基板を製造することが
でき、その結果、従来は製造困難であつた各種の
半導体装置を製造することができるようになつ
た。
第１図は本発明の方法の主要な工程を半導体の
断面で示した工程図、第２図及び第３図は第１図
の本発明の方法によつて製造しうる半導体基板の
例を示した図である。 １，４……シリコン単結晶板、２，３……シリ
コン窒化膜、５，５Ａ……シリコン窒化層、６，
６Ａ，６Ｂ……半導体基板、７，７Ａ……不純物
拡散層。
断面で示した工程図、第２図及び第３図は第１図
の本発明の方法によつて製造しうる半導体基板の
例を示した図である。 １，４……シリコン単結晶板、２，３……シリ
コン窒化膜、５，５Ａ……シリコン窒化層、６，
６Ａ，６Ｂ……半導体基板、７，７Ａ……不純物
拡散層。
Claims (1)
- 【特許請求の範囲】 １ 第一の半導体薄板の一方の面に第一のシリコ
ン窒化膜を形成する工程と、該第一のシリコン窒
化膜に不純物を導入する工程と、該第一のシリコ
ン窒化膜の表面に第二のシリコン窒化膜を形成す
る工程と、該第二のシリコン窒化膜の表面を鏡面
仕上げする工程と、一方の表面を鏡面仕上げした
第二の半導体薄板の該表面を該第一の半導体薄板
の該第二のシリコン窒化膜上に密着させた状態に
おいて熱処理を行うことにより該第一及び第二の
半導体薄板を接合させて一枚の半導体基板を形成
する工程と、該半導体基板を熱拡散処理すること
によつて該シリコン窒化層の両側に隣接する不純
物拡散層を形成する工程とを含む、シリコン窒化
層を内部に有するとともに該シリコン窒化層に隣
接した不純物拡散層を内蔵する半導体基板の製造
方法。 ２ 第一のシリコン窒化膜に不純物を導入する工
程が、イオン注入技術により行われる特許請求の
範囲第１項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060987A JPS61220456A (ja) | 1985-03-27 | 1985-03-27 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060987A JPS61220456A (ja) | 1985-03-27 | 1985-03-27 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220456A JPS61220456A (ja) | 1986-09-30 |
| JPH0340512B2 true JPH0340512B2 (ja) | 1991-06-19 |
Family
ID=13158291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60060987A Granted JPS61220456A (ja) | 1985-03-27 | 1985-03-27 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220456A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703231B2 (ja) * | 1987-09-02 | 1998-01-26 | 株式会社東芝 | シリコン半導体基板の製造方法 |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| DE4423067C2 (de) * | 1994-07-01 | 1996-05-09 | Daimler Benz Ag | Verfahren zum Herstellen eines isolierten Halbleitersubstrats |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128285A (en) * | 1977-04-14 | 1978-11-09 | Nec Corp | Semiconductor device and production of the same |
-
1985
- 1985-03-27 JP JP60060987A patent/JPS61220456A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61220456A (ja) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857802B2 (ja) | ２個の物体を一体に連結する方法 | |
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| US4638552A (en) | Method of manufacturing semiconductor substrate | |
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| JPS61292934A (ja) | 半導体素子の製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0340512B2 (ja) | ||
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JP2581531B2 (ja) | 半導体装置の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS61232661A (ja) | シリコン結晶体の接合方法 | |
| JP3611143B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JPS614221A (ja) | 半導体基板の接合方法 | |
| JPH0521765A (ja) | 半導体基板の製造方法 | |
| JPH01115143A (ja) | 半導体基板の製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JPS6288328A (ja) | 半導体装置の製造方法 | |
| JPH08186166A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 |