JPH0342507B2 - - Google Patents
Info
- Publication number
- JPH0342507B2 JPH0342507B2 JP58175794A JP17579483A JPH0342507B2 JP H0342507 B2 JPH0342507 B2 JP H0342507B2 JP 58175794 A JP58175794 A JP 58175794A JP 17579483 A JP17579483 A JP 17579483A JP H0342507 B2 JPH0342507 B2 JP H0342507B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor wafer
- semiconductor
- metal layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
Landscapes
- Dicing (AREA)
Description
【発明の詳細な説明】技術分野
この発明は半導体装置の製造方法に関し、より
詳しくは半導体ウエーハから多数の半導体ペレツ
トを製造する方法に関する。背景技術 トランジスタ、ダイオード等の半導体装置を製
造する場合、第１図に示すように、一枚の半導体
ウエーハ１に多数の半導体素子２を形成し、表裏
面に金属層３，４を形成したのち、各半導体素子
２，２間を切断分離して、多数の半導体ペレツト
を製造する工程を経て製造する。こゝで、表面の
金属層３は各半導体素子２毎に独立しているが、
裏面の金属層４は一様に形成されており連続して
いることが多い。また、各半導体素子２，２間を
切断する場合、一般にダイシング法によることが
多い。ところが、裏面の金属層４が銀等の軟質の
ものである場合、ダイシングソウで完全カツトし
ようとすると、軟質の銀がダイシングブレードに
目詰りして、ダイシングが不可能になる。このた
め、第２図に示すように、半導体ウエーハ１の裏
面に接着テープ５を貼り付け、半導体ウエーハ１
の表面から所定の残り代ｔを設けてダイシング溝
６を形成した後、半導体ウエーハ１に撓屈力を作
用させて、第３図に示すように、前記ダイシング
溝６部分から破断７するブレーキング工程を経
て、多数の半導体ペレツトを製造している。しか
しながら、半導体素子２の寸法が１mm□以下の小
型のものでは、半導体ウエーハ１に大きな撓屈力
を作用させることができないこと、および裏面の
金属層４が軟質であるために、確実にブレーキン
グが行なえず、複数個の半導体ペレツトが金属層
４で連結状態になつた、いわゆるアベツク不良が
発生しやすかつた。
詳しくは半導体ウエーハから多数の半導体ペレツ
トを製造する方法に関する。背景技術 トランジスタ、ダイオード等の半導体装置を製
造する場合、第１図に示すように、一枚の半導体
ウエーハ１に多数の半導体素子２を形成し、表裏
面に金属層３，４を形成したのち、各半導体素子
２，２間を切断分離して、多数の半導体ペレツト
を製造する工程を経て製造する。こゝで、表面の
金属層３は各半導体素子２毎に独立しているが、
裏面の金属層４は一様に形成されており連続して
いることが多い。また、各半導体素子２，２間を
切断する場合、一般にダイシング法によることが
多い。ところが、裏面の金属層４が銀等の軟質の
ものである場合、ダイシングソウで完全カツトし
ようとすると、軟質の銀がダイシングブレードに
目詰りして、ダイシングが不可能になる。このた
め、第２図に示すように、半導体ウエーハ１の裏
面に接着テープ５を貼り付け、半導体ウエーハ１
の表面から所定の残り代ｔを設けてダイシング溝
６を形成した後、半導体ウエーハ１に撓屈力を作
用させて、第３図に示すように、前記ダイシング
溝６部分から破断７するブレーキング工程を経
て、多数の半導体ペレツトを製造している。しか
しながら、半導体素子２の寸法が１mm□以下の小
型のものでは、半導体ウエーハ１に大きな撓屈力
を作用させることができないこと、および裏面の
金属層４が軟質であるために、確実にブレーキン
グが行なえず、複数個の半導体ペレツトが金属層
４で連結状態になつた、いわゆるアベツク不良が
発生しやすかつた。
そこで、半導体ウエーハのスクライブラインに
沿つて絶縁膜を形成し、その上から全面に半田層
を形成した後、半田層を加熱溶融して溶融半田の
凝集力でもつて絶縁膜上の半田層を不連続状態と
し、次いで絶縁膜を溶解除去する薬品に浸漬し
て、絶縁膜をその上の半田層とともに除去する方
法が提案されている（特開昭51−58862号公報）。
沿つて絶縁膜を形成し、その上から全面に半田層
を形成した後、半田層を加熱溶融して溶融半田の
凝集力でもつて絶縁膜上の半田層を不連続状態と
し、次いで絶縁膜を溶解除去する薬品に浸漬し
て、絶縁膜をその上の半田層とともに除去する方
法が提案されている（特開昭51−58862号公報）。
しかしながら、この方法によると、絶縁膜の薬
品による溶解除去が必要であるのみならず、薬品
の洗浄除去および乾燥工程が必要で工程が煩雑に
なるという問題点があつた。発明の開示 〔目的〕 この発明は、半導体素子の寸法が小さくかつ裏
面の金属層が銀等の軟質材料よりなる場合であつ
ても前述のように絶縁膜を除去することなく、ア
ベツク不良を生じない半導体装置の製造方法を提
供することを目的とする。
品による溶解除去が必要であるのみならず、薬品
の洗浄除去および乾燥工程が必要で工程が煩雑に
なるという問題点があつた。発明の開示 〔目的〕 この発明は、半導体素子の寸法が小さくかつ裏
面の金属層が銀等の軟質材料よりなる場合であつ
ても前述のように絶縁膜を除去することなく、ア
ベツク不良を生じない半導体装置の製造方法を提
供することを目的とする。
この発明は、半導体ウエーハに多数の半導体素
子を形成する工程と、半導体ウエーハの裏面の各
半導体素子間に対応する位置に絶縁膜を形成する
工程と、半導体ウエーハの裏面全面に軟質金属層
を形成する工程と、半導体ウエーハの裏面に接着
テープを貼り付けたのち剥離することにより、金
属層の半導体材料と絶縁膜への接着力の差を利用
して絶縁膜上の金属層を除去し、絶縁膜形成部分
以外に軟質金属層を形成する工程と、半導体ウエ
ーハを前記絶縁膜に対応する位置からダイシング
する工程とを含むことを特徴とするものである。
子を形成する工程と、半導体ウエーハの裏面の各
半導体素子間に対応する位置に絶縁膜を形成する
工程と、半導体ウエーハの裏面全面に軟質金属層
を形成する工程と、半導体ウエーハの裏面に接着
テープを貼り付けたのち剥離することにより、金
属層の半導体材料と絶縁膜への接着力の差を利用
して絶縁膜上の金属層を除去し、絶縁膜形成部分
以外に軟質金属層を形成する工程と、半導体ウエ
ーハを前記絶縁膜に対応する位置からダイシング
する工程とを含むことを特徴とするものである。
この発明は、半導体ウエーハの裏面のダイシン
グ対応位置に硬質の絶縁膜を有するから、半導体
ウエーハをハーフカツトしてブレーキングする場
合に、前記絶縁膜が確実に破断するし、半導体ウ
エーハをダイシング法で完全カツトしても、ダイ
シングブレードの目詰りを生じることなく確実に
ダイシングできる。しかも、絶縁膜を薬品によつ
て溶解除去しないので、その後の洗浄や乾燥を省
略することも可能で製造する容易になるのみなら
ず、資材費や用力費等が節減できて、原価低減が
図れる。さらに、絶縁膜を残存されることによつ
て、この絶縁膜を積極的に利用して、半導体ペレ
ツトとリードフレームやステム等の放熱板との間
に、容易にヒートサイクルに強い最適な半田圧を
確保することができる。発明を実施するための最良の形態 以下に、この発明の実施例を図面を参照して説
明する。
グ対応位置に硬質の絶縁膜を有するから、半導体
ウエーハをハーフカツトしてブレーキングする場
合に、前記絶縁膜が確実に破断するし、半導体ウ
エーハをダイシング法で完全カツトしても、ダイ
シングブレードの目詰りを生じることなく確実に
ダイシングできる。しかも、絶縁膜を薬品によつ
て溶解除去しないので、その後の洗浄や乾燥を省
略することも可能で製造する容易になるのみなら
ず、資材費や用力費等が節減できて、原価低減が
図れる。さらに、絶縁膜を残存されることによつ
て、この絶縁膜を積極的に利用して、半導体ペレ
ツトとリードフレームやステム等の放熱板との間
に、容易にヒートサイクルに強い最適な半田圧を
確保することができる。発明を実施するための最良の形態 以下に、この発明の実施例を図面を参照して説
明する。
第４図ないし第９図はこの発明による方法の各
段階における半導体ウエーハの断面図を示す。
段階における半導体ウエーハの断面図を示す。
まず、N+N-半導体ウエーハ１を用意し、表裏
両面に酸化膜等の絶縁膜８，９を形成し、表面側
の絶縁膜８のみに窓孔を形成し、N-型領域内に
Ｐ型不純物を選択拡散してＰ型領域を形成するこ
とにより、多数の半導体素子２を形成する（第４
図）。
両面に酸化膜等の絶縁膜８，９を形成し、表面側
の絶縁膜８のみに窓孔を形成し、N-型領域内に
Ｐ型不純物を選択拡散してＰ型領域を形成するこ
とにより、多数の半導体素子２を形成する（第４
図）。
次に、周知のフオトエツチング法によつて、表
面側の絶縁膜８にオーミツク接触用の窓孔１０を
形成するとともに、裏面の絶縁膜９を前記各半導
体素子２，２間に対応する位置のみに残す（第５
図）。
面側の絶縁膜８にオーミツク接触用の窓孔１０を
形成するとともに、裏面の絶縁膜９を前記各半導
体素子２，２間に対応する位置のみに残す（第５
図）。
続いて、表面の絶縁膜８上および窓孔１０を含
む全面に金を蒸着して金属層３を形成するととも
に、裏面の絶縁膜９上を含む全面に、金を蒸着し
て金層４ａを形成し、さらにこの金層４ａ上に銀
を蒸着して銀層４ｂを積層することによつて金属
層４を形成する（第６図）。
む全面に金を蒸着して金属層３を形成するととも
に、裏面の絶縁膜９上を含む全面に、金を蒸着し
て金層４ａを形成し、さらにこの金層４ａ上に銀
を蒸着して銀層４ｂを積層することによつて金属
層４を形成する（第６図）。
次に半導体ウエーハ１の表裏両面に接着テープ
を貼り付けたのち剥離することにより、金属層３
および金属４ａのシリコンと絶縁膜８，９上の接
着力の差を利用して、絶縁膜８，９上の金属層３
および金層４ａを剥離除去し、絶縁膜８の窓孔１
０および絶縁膜９，９間部分に、金属層３および
４を形成する（第７図）。
を貼り付けたのち剥離することにより、金属層３
および金属４ａのシリコンと絶縁膜８，９上の接
着力の差を利用して、絶縁膜８，９上の金属層３
および金層４ａを剥離除去し、絶縁膜８の窓孔１
０および絶縁膜９，９間部分に、金属層３および
４を形成する（第７図）。
さらに、半導体ウエーハ１の裏面に接着テープ
５を貼り付けて、表面側から各半導体素子２，２
間部分をダイシングして、残り代が60〜80μ程度
のダイシング溝６を形成する（第８図）。
５を貼り付けて、表面側から各半導体素子２，２
間部分をダイシングして、残り代が60〜80μ程度
のダイシング溝６を形成する（第８図）。
この半導体ウエーハ１を下側にしてゴム板等の
上に載せ、接着テープ５の上から鋼製ローラ（図
示せず）を転動させて、半導体ウエーハ１に撓屈
力を作用せしめ、ダイシング溝６の底部から裏面
の絶縁膜９にかけて破断１１を生じさせて、各半
導体素子２毎に分離する（第９図）。
上に載せ、接着テープ５の上から鋼製ローラ（図
示せず）を転動させて、半導体ウエーハ１に撓屈
力を作用せしめ、ダイシング溝６の底部から裏面
の絶縁膜９にかけて破断１１を生じさせて、各半
導体素子２毎に分離する（第９図）。
上記の製造方法にしたがえば、ダイシング溝６
に対応する裏面に、硬質の絶縁膜９が形成されて
いるので、ブレーキング時に絶縁膜９が容易かつ
確実に破断し、アベツク不良は発生しない。
に対応する裏面に、硬質の絶縁膜９が形成されて
いるので、ブレーキング時に絶縁膜９が容易かつ
確実に破断し、アベツク不良は発生しない。
なお、上記実施例は半導体ウエーハ１を所定の
残り代を設けてハーフカツトしたのちブレーキン
グする場合について説明したが、絶縁膜９部分を
含んで完全カツトするようにしてもよい。この場
合、絶縁膜９が硬質なので、ダイシングソウが目
詰りするとなく、容易かつ確実に完全カツトでき
る。
残り代を設けてハーフカツトしたのちブレーキン
グする場合について説明したが、絶縁膜９部分を
含んで完全カツトするようにしてもよい。この場
合、絶縁膜９が硬質なので、ダイシングソウが目
詰りするとなく、容易かつ確実に完全カツトでき
る。
第１図ないし第３図は従来方法について説明す
るための各段階の半導体ウエーハの断面図であ
る。第４図ないし第９図はこの発明による方法に
ついて説明するための各段階の半導体ウエーハの
断面図である。 １……半導体ウエーハ、２……半導体素子、
３，４……金属層、５……接着テープ、６……ダ
イシング溝、８，９……絶縁膜、１１……破断
部。
るための各段階の半導体ウエーハの断面図であ
る。第４図ないし第９図はこの発明による方法に
ついて説明するための各段階の半導体ウエーハの
断面図である。 １……半導体ウエーハ、２……半導体素子、
３，４……金属層、５……接着テープ、６……ダ
イシング溝、８，９……絶縁膜、１１……破断
部。
Claims (1)
- 【特許請求の範囲】 １ 半導体ウエーハに多数の半導体素子を形成す
る工程と、 半導体ウエーハの裏面の各半導体素子間に対応
する位置に絶縁膜を形成する工程と、 半導体ウエーハの裏面全面に軟質金属層を形成
する工程と、 半導体ウエーハの裏面に接着テープを貼り付け
たのち剥離することにより、前記軟質金属層の半
導体材料に対する接着力と前記絶縁膜に対する接
着力との差を利用して、絶縁膜上の軟質金属層を
除去し、絶縁膜形成部分以外に軟質金属層を形成
する工程と、 前記絶縁膜に対応する位置から半導体ウエーハ
をダイシングする工程とを含む半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175794A JPS6066830A (ja) | 1983-09-22 | 1983-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175794A JPS6066830A (ja) | 1983-09-22 | 1983-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066830A JPS6066830A (ja) | 1985-04-17 |
| JPH0342507B2 true JPH0342507B2 (ja) | 1991-06-27 |
Family
ID=16002360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58175794A Granted JPS6066830A (ja) | 1983-09-22 | 1983-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066830A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2932278B2 (ja) * | 1989-02-23 | 1999-08-09 | 日本インター株式会社 | 半導体装置の製造方法 |
| DE102011112659B4 (de) * | 2011-09-06 | 2022-01-27 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158862A (en) * | 1974-11-19 | 1976-05-22 | Matsushita Electronics Corp | Handotaisoshino bunkatsuho |
| JPS5386570A (en) * | 1977-01-10 | 1978-07-31 | Mitsubishi Electric Corp | Production of semiconductor device |
-
1983
- 1983-09-22 JP JP58175794A patent/JPS6066830A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066830A (ja) | 1985-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| JP6500481B2 (ja) | 半導体装置の製造方法 | |
| JPH10163401A (ja) | リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 | |
| JPWO1998013862A1 (ja) | 半導体装置およびその製造方法 | |
| CN104064509A (zh) | 晶圆暂时键合及分离的方法 | |
| JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3957506B2 (ja) | 基板表面保護シート貼り付け装置および貼り付け方法 | |
| JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| JPH04297056A (ja) | 半導体装置の製造方法 | |
| JPH0342507B2 (ja) | ||
| JP2895328B2 (ja) | 半導体装置の製法 | |
| JP3310576B2 (ja) | 半導体装置の製造方法 | |
| JP3724834B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH06112312A (ja) | 半導体チップの製造方法 | |
| JP2006041263A (ja) | 光電変換素子の製造方法及び光電変換素子 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPS6020895B2 (ja) | 半導体装置の製造方法 | |
| JPS607139A (ja) | ボンデイング方法 | |
| JPS59103342A (ja) | 半導体装置の製造方法 | |
| JPS5815242A (ja) | 半導体装置の製造方法 | |
| JP2823046B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0864632A (ja) | 半導体デバイスの電極構造とその電極形成方法 | |
| JPS6016432A (ja) | 半導体装置 | |
| JPS6290930A (ja) | 化合物半導体素子の電極形成方法 |