JPH0344889A - リフレッシュ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はリフレッシュ動作を必要とする記憶装置に関し
、特に行アドレスストローブ（ＲＡＳ）オンリーリフレ
ッシュ方式を採用するリフレッシュ制御回路に関する。

［従来の技術］ 従来、ＲＡＳオンリーリフレッシュ方式によるリフレッ
シュ動作を行う記憶装置では、「ｘ１タイミングおよび
リフレッシュアドレスをダイナミック型メモリ素子（Ｄ
ＲＡＭ）に供給し、所定の時間内に全リフレッシュアド
レスが一巡するように制御される。このような記憶装置
において、リフレッシュ周期およびリフレッシュアドレ
スの正常性は重要であり、これらに異常が発生した場合
。

メモリ素子の記憶内容は保証できないため、リフレッシ
ュ周期監視やリフレッシュアドレスのパリティチェック
などのチェックが行われている。

［発明が解決しようとする課題］ 上述の従来の記憶装置において１例えばリフレッシュア
ドレスに異常が発生した場合、チェック回路によりエラ
ーを検出し保守診断装置などに障害報告を行う。障害報
告を受信した保守診断装置は、記憶装置で重障害が発生
したことを認識し。

システムを停止させていた。

本発明の目的は、リフレッシュアドレスのチェック回路
でエラーが検出されても、システムを停止することなく
動作させることが可能なリフレッシュ制御回路を提供す
ることにある。

［課題を解決するための手段〕 本発明によるリフレッシュ制御回路は、ＲＡＳオンリー
リフレッシュ方式のリフレッシュ動作を制御し、一定周
期で発生するリフレッシュ要求を入力してＲＡＳ信号を
メモリ素子に出力するタイミング回路と、リフレッシュ
アドレスを取込むアドレスレジスタと、タイミング回路
が出力するセット信号がオンのときリフレッシュアドレ
スを取込み、セット信号がオフのときリフレッシュ要求
によりカウンタの値を更新するアドレスカウンタと、ア
ドレスレジスタに取込まれたリフレッシュアドレスを検
査し、異常を検出するとエラー信号をオンするチェック
回路と、このエラー信号がオフのときアドレスレジスタ
の出力を選択し、エラー信号がオンのときアドレスカウ
ンタの出力を選択してメモリ素子にリフレッシュアドレ
スを供給するセレクタとを有する。

［実施例］ 次に１本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり外部装置
よりリフレッシュ要求およびリフレッシュアドレスを受
信してＲＡＳオンリーリフレッシュ動作を行うリフレッ
シュ制御回路のブロック図を示している。

アドレスレジスタ１は、外部装置からのリフレッシュア
ドレス１００を取込み、セレクタ３およびチェック回路
４にリフレッシュアドレス１１０を出力する。チェック
回路４は、リフレッシュアドレス１１０について正常性
の検査を行い、異常を検出するとエラー信号３００をオ
ンにし、以後その状態を保持する。

タイミング回路５は、リフレッシュ要求２００を入力信
号としてＲＡＳ信号４０１をダイナミック型メモリ素子
で構成されるメモリアレイ６に出力してＲＡＳオンリー
リフレッシュ動作を起動する。また、初期状態がオンで
、１回目のリフレッシュ要求２００を受信するとオフと
なるセット信号４００をアドレスカウンタ２へ出力する
。

アドレスカウンタ２は、セット信号４００がオンでリフ
レッシュ要求２００を受信したときリフレッシュアドレ
ス１００を取込み、セット信号４００がオフでリフレッ
シュ要求２００を受信したときはカウンタ値を＋１加算
する。即ち、１回目のリフレッシュ要求２００ではリフ
レッシュアドレス１００を取込み、２回目以降のリフレ
ッシュ要求２００では、＋１加算を行って取込まれたリ
フレッシュアドレス１００を更新してリフレッシュアド
レス１２０を出力する。

セレクタ３は、チェック回路４が出力するエラー信号３
００の状態によって次のように動作する。

エラー信号３００がオフのときはアドレスレジスタ１か
らのリフレッシュアドレス１１０を選択し。

エラー信号３００がオンのときはアドレスカウンタ２か
らのリフレッシュアドレス１２０を選択して、メモリア
レイ６にリフレッシュアドレス１３０を供給する。即ち
、チェック回路４がエラーを検出するまではアドレスレ
ジスタ１が出力するリフレッシュアドレス１１０をメモ
リアレイ６に供給し、エラー検出後はアドレスカウンタ
２が出力するリフレッシュアドレス１２０をメモリアレ
イ６に供給する。このとき、リフレッシュアドレス１２
０は、第１回目のリフレッシュアドレス１００を取込み
更新したアドレスであり、正常に動作したときのリフレ
ッシュアドレス１１０と同一である。

［発明の効果コ 以上説明したように本発明のリフレッシュ制御回路は、
正常な状態で動作している間はアドレスレジスタが出力
するリフレッシュアドレスを使用し、このリフレッシュ
アドレスに異常が発生したときは以後、アドレスカウン
タが出力するリフレッシュアドレスを使用することで、
正常なリフレッシュアドレスをメモリアレイに供給する
ことが可能である。従って、従来のように直ちにシステ
ム停止をする必要はなく、障害があっても連続してシス
テムを運用でき、システム信頼度の向上に寄与する。

【図面の簡単な説明】

第１図は本発明の一実施例によるリフレッシュ制御回路
を含む記憶装置の構成を示すブロック図である。 １・・・アドレスレジスタ、２・・・アドレスカウンタ
。 ３・・・セレクタ、４・・・チェック回路、５・・・タ
イミング回路、６・・・メモリアレイ。

Claims (1)

【特許請求の範囲】
1. １、外部装置からリフレッシュ要求およびリフレッシュ
   アドレスを受信して行アドレスストローブオンリーリフ
   レッシュ方式によりリフレッシュ動作を行う記憶装置に
   おいて、一定の周期で発生するリフレッシュ要求を入力
   して、行アドレスストローブ信号をメモリ素子に出力す
   ると共に、セット信号を発生するタイミング回路と、前
   記リフレッシュ要求と同期して発生する入力リフレッシ
   ュアドレスを取込み、第１のリフレッシュアドレスを出
   力するアドレスレジスタと、前記セット信号がオンのと
   き前記入力リフレッシュアドレスを取込み、前記セット
   信号がオフのとき前記リフレッシュ要求によりカウンタ
   値を更新し、第２のリフレッシュアドレスを出力するア
   ドレスカウンタと、前記第１リフレッシュアドレスを検
   査し、異常を検出するとエラー信号をオンにするチェッ
   ク回路と、該エラー信号がオフのとき前記第１リフレッ
   シュアドレスを選択し、前記エラー信号がオンのとき前
   記第２リフレッシュアドレスを選択し、選択されたリフ
   レッシュアドレスを前記メモリ素子に出力するセレクタ
   とを具備することを特徴とするリフレッシュ制御回路。