JPH0345924B2 - - Google Patents
Info
- Publication number
- JPH0345924B2 JPH0345924B2 JP58103686A JP10368683A JPH0345924B2 JP H0345924 B2 JPH0345924 B2 JP H0345924B2 JP 58103686 A JP58103686 A JP 58103686A JP 10368683 A JP10368683 A JP 10368683A JP H0345924 B2 JPH0345924 B2 JP H0345924B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- resistor
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000009429 electrical wiring Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はラジオ受信機、ステレオ装置、その他
の機器を構成する増幅回路等に用いることができ
る安定化バイアス回路の起動回路に関する。
の機器を構成する増幅回路等に用いることができ
る安定化バイアス回路の起動回路に関する。
従来例の構成とその問題点
第１図は従来より使用されている安定化バイア
ス回路の電気的結線図である。第１図において、
６は起動用抵抗であり、比較的高抵抗のものが用
いられる。電源電圧VCCを加えると起動用抵抗６
を介してダイオード１２に電流が流れ、トランジ
スタ１１にも電流が流れる。トランジスタ１１の
コレクタに流れる電流がカレントミラーを構成す
るダイオード５に流れ、トランジスタ３，４が動
作状態になる。そしてトランジスタ４のコレクタ
に流れた電流がダイオード８に流れ、ダイオード
８の両端電圧がトランジスタ９，１０のベースに
印加されるため上記トランジスタ９，１０にも電
流が流れ、全体として動作状態となり、ダイオー
ド７の接触電位差分の電圧がバイアスとして端子
２より供給される。ここで、ダイオード５，７，
８，１２はトランジスタをダイオード接続したも
のでも良い。
ス回路の電気的結線図である。第１図において、
６は起動用抵抗であり、比較的高抵抗のものが用
いられる。電源電圧VCCを加えると起動用抵抗６
を介してダイオード１２に電流が流れ、トランジ
スタ１１にも電流が流れる。トランジスタ１１の
コレクタに流れる電流がカレントミラーを構成す
るダイオード５に流れ、トランジスタ３，４が動
作状態になる。そしてトランジスタ４のコレクタ
に流れた電流がダイオード８に流れ、ダイオード
８の両端電圧がトランジスタ９，１０のベースに
印加されるため上記トランジスタ９，１０にも電
流が流れ、全体として動作状態となり、ダイオー
ド７の接触電位差分の電圧がバイアスとして端子
２より供給される。ここで、ダイオード５，７，
８，１２はトランジスタをダイオード接続したも
のでも良い。
上記構成において、いま、ダイオード８に
200μAの電流を流した時、その両端の接触電位差
が第２図のａ点に示すように約0.7Vであつたと
する。トランジスタ９，１０はダイオード８との
間でカレントミラー回路として動作するので、各
トランジスタ９，１０にはダイオード８に流れる
電流の1/2の電流100μAが流れる。トランジスタ
９，１０に流れる電流が100μAのときトランジス
タ９，１０のベース・エミツタ間の接触電位差
VBEがたとえば第２図のｂ点に示すように約
0.65Vになるとすると、トランジスタ９，１０の
エミツタ電位は0.05Vになり、この電位で抵抗１
３にトランジスタ９，１０に流れた電流の合計
（200μA）を流さなけれならない。抵抗１３は
0.05／200×10-6＝250Ωとなる。さらにトランジスタ １１に流れる電流も抵抗１３に流れる。この時の
抵抗１３に流れる電流値はVCC＝1.0Vの場合、抵
抗６を100KΩとした場合、抵抗６には1.0−0.7／100×1
03 ＝3μAの電流が流れ、これがダイオード１２にも
流れる。ダイオード１２に電流が3μA流れた時の
接触電位差が第２図のｃ点のように0.5Vであつ
たとすると、トランジスタ１１のベース・エミツ
タ間の電圧は0.5−0.05＝0.45Vであり、トランジ
スタ１１には第２図のｄ点から0.1μAの電流しか
流れないことになる。
200μAの電流を流した時、その両端の接触電位差
が第２図のａ点に示すように約0.7Vであつたと
する。トランジスタ９，１０はダイオード８との
間でカレントミラー回路として動作するので、各
トランジスタ９，１０にはダイオード８に流れる
電流の1/2の電流100μAが流れる。トランジスタ
９，１０に流れる電流が100μAのときトランジス
タ９，１０のベース・エミツタ間の接触電位差
VBEがたとえば第２図のｂ点に示すように約
0.65Vになるとすると、トランジスタ９，１０の
エミツタ電位は0.05Vになり、この電位で抵抗１
３にトランジスタ９，１０に流れた電流の合計
（200μA）を流さなけれならない。抵抗１３は
0.05／200×10-6＝250Ωとなる。さらにトランジスタ １１に流れる電流も抵抗１３に流れる。この時の
抵抗１３に流れる電流値はVCC＝1.0Vの場合、抵
抗６を100KΩとした場合、抵抗６には1.0−0.7／100×1
03 ＝3μAの電流が流れ、これがダイオード１２にも
流れる。ダイオード１２に電流が3μA流れた時の
接触電位差が第２図のｃ点のように0.5Vであつ
たとすると、トランジスタ１１のベース・エミツ
タ間の電圧は0.5−0.05＝0.45Vであり、トランジ
スタ１１には第２図のｄ点から0.1μAの電流しか
流れないことになる。
さらに、電源電圧VCCが3Vの場合、抵抗６には
3.0−0.7／100×103＝23μAの電流が流れ、ダイオード
１２ にも流れる。ダイオード１２に23μAの電流が流
れた時の接触電位差が第２図のｅ点のように
0.58Vであつたとすると、トランジスタ１１のベ
ース・エミツタ間電圧は0.58−0.05＝0.53Vであ
り、トランジスタ１１には第２図のｆ点から8μA
の電流が流れる。この値は200μAに比べると小さ
いが、0.1μAに比べると無視できないぐらいに大
きな値となつてくる。
3.0−0.7／100×103＝23μAの電流が流れ、ダイオード
１２ にも流れる。ダイオード１２に23μAの電流が流
れた時の接触電位差が第２図のｅ点のように
0.58Vであつたとすると、トランジスタ１１のベ
ース・エミツタ間電圧は0.58−0.05＝0.53Vであ
り、トランジスタ１１には第２図のｆ点から8μA
の電流が流れる。この値は200μAに比べると小さ
いが、0.1μAに比べると無視できないぐらいに大
きな値となつてくる。
つまり上記の従来の回路では電源電圧が変わる
と、起動回路に流れる電流が大きく変化するとい
う問題があつた。
と、起動回路に流れる電流が大きく変化するとい
う問題があつた。
発明の目的
本発明は以上のような従来の欠点を除去するも
のであり、簡単な構成で電源電圧の変化による電
流変化を小さくした優れた安定化バイアス回路の
起動回路を提供することを目的とする。
のであり、簡単な構成で電源電圧の変化による電
流変化を小さくした優れた安定化バイアス回路の
起動回路を提供することを目的とする。
発明の構成
本発明は、上記の目的を達成するため、１つの
ダイオード又は１つのダイオード接続したトラン
ジスタより成る第１の素子と、複数のトランジス
タのベース、エミツタをそれぞれ同じものどおし
接続し、上記第１の素子よりも接触電位差を低く
したもの又は上記第１の素子の接触電位差より低
い接触電位差を有するトランジスタより成る第２
の素子と、カレントミラー用のダイオード又はダ
イオード接続したトランジスタより成る第３の素
子と、トランジスタより成る第４の素子を備え、
第１の素子のアノード側又はコレクタ・ベース接
続した側に第２の素子のベースを接続し第２の素
子のエミツタ側に第１の抵抗を接続し、第１の抵
抗の反対側は第１の素子のカソード側又はエミツ
タ側を接続し、第２の素子を構成するトランジス
タのコレクタに第３の素子を接続し、第３の素子
に並列に第４の素子を構成するトランジスタのベ
ース・エミツタ間を接続し、第４の素子を構成す
るトランジスタのコレクタを第１の素子のアノー
ド側又はコレクタ・ベース接続した側に接続した
安定化バイアス回路を有し、この安定化バイアス
回路の第２の素子を構成するトランジスタのコレ
クタに別に設けた第５の素子を構成するトランジ
スタのコレクタを接続し、第２の素子を構成する
トランジスタのエミツタを第２の抵抗を介して第
５の素子を構成するトランジスタのエミツタに接
続し、第５の素子を構成するトランジスタのベー
スを別に設けた第６の素子を構成するダイオード
又はダイオード接続したトランジスタのアノード
側又はコレクタ・ベース接続した側と第３の抵抗
との接続点に接続し、第６の素子のカソード側又
はエミツタ側は第１の素子のカソード側又はエミ
ツタ側に接続したものであり、これにより、電源
電圧が大きく変化しても流れる電流の変化が非常
に小さくすることができる利点を有するものであ
る。
ダイオード又は１つのダイオード接続したトラン
ジスタより成る第１の素子と、複数のトランジス
タのベース、エミツタをそれぞれ同じものどおし
接続し、上記第１の素子よりも接触電位差を低く
したもの又は上記第１の素子の接触電位差より低
い接触電位差を有するトランジスタより成る第２
の素子と、カレントミラー用のダイオード又はダ
イオード接続したトランジスタより成る第３の素
子と、トランジスタより成る第４の素子を備え、
第１の素子のアノード側又はコレクタ・ベース接
続した側に第２の素子のベースを接続し第２の素
子のエミツタ側に第１の抵抗を接続し、第１の抵
抗の反対側は第１の素子のカソード側又はエミツ
タ側を接続し、第２の素子を構成するトランジス
タのコレクタに第３の素子を接続し、第３の素子
に並列に第４の素子を構成するトランジスタのベ
ース・エミツタ間を接続し、第４の素子を構成す
るトランジスタのコレクタを第１の素子のアノー
ド側又はコレクタ・ベース接続した側に接続した
安定化バイアス回路を有し、この安定化バイアス
回路の第２の素子を構成するトランジスタのコレ
クタに別に設けた第５の素子を構成するトランジ
スタのコレクタを接続し、第２の素子を構成する
トランジスタのエミツタを第２の抵抗を介して第
５の素子を構成するトランジスタのエミツタに接
続し、第５の素子を構成するトランジスタのベー
スを別に設けた第６の素子を構成するダイオード
又はダイオード接続したトランジスタのアノード
側又はコレクタ・ベース接続した側と第３の抵抗
との接続点に接続し、第６の素子のカソード側又
はエミツタ側は第１の素子のカソード側又はエミ
ツタ側に接続したものであり、これにより、電源
電圧が大きく変化しても流れる電流の変化が非常
に小さくすることができる利点を有するものであ
る。
実施例の説明
第３図は本発明の安定化バイアス回路の起動回
路の一実施例を示すものであり、トランジスタ１
０，１１のエミツタ間に抵抗１４を挿入したこと
が相違点である。
路の一実施例を示すものであり、トランジスタ１
０，１１のエミツタ間に抵抗１４を挿入したこと
が相違点である。
ここで、抵抗６が100KΩ、抵抗１４が10KΩ、
抵抗１３が250Ωとすると、電源電圧VCC＝1.0V
の場合、抵抗６に流れる電流は1.0−0.7／100×103＝3
μA となり、これがダイオード１２にも流れる。ダイ
オード１２に3μA流れた時の接触電位差が第２図
ｃから0.5Vであるため、トランジスタ１１のベ
ースとトランジスタ１０のエミツタの間の電位差
は0.45Vであり、トランジスタ１１に流れる電流
による抵抗１４の電位差とトランジスタ１１のベ
ース・エミツタ間の電位差の和が0.45Vになる。
この場合、トランジスタ１１のエミツタに0.1μA
が流れたとした場合、抵抗１４による電圧降下は
0.1（μA）×10（ｋΩ）＝0.001Vとなり、0.45Vに比
べ無視できるほど小さい。したがつて電源電圧
VCC＝1.0Vの時の起動回路を流れる電流は0.1μA
である。
抵抗１３が250Ωとすると、電源電圧VCC＝1.0V
の場合、抵抗６に流れる電流は1.0−0.7／100×103＝3
μA となり、これがダイオード１２にも流れる。ダイ
オード１２に3μA流れた時の接触電位差が第２図
ｃから0.5Vであるため、トランジスタ１１のベ
ースとトランジスタ１０のエミツタの間の電位差
は0.45Vであり、トランジスタ１１に流れる電流
による抵抗１４の電位差とトランジスタ１１のベ
ース・エミツタ間の電位差の和が0.45Vになる。
この場合、トランジスタ１１のエミツタに0.1μA
が流れたとした場合、抵抗１４による電圧降下は
0.1（μA）×10（ｋΩ）＝0.001Vとなり、0.45Vに比
べ無視できるほど小さい。したがつて電源電圧
VCC＝1.0Vの時の起動回路を流れる電流は0.1μA
である。
次に電源電圧VCC＝3.0Vの場合、抵抗６に流れ
る電流は3.0−0.7／100×103＝23μAとなり、これがダ
イオ ード１２にも流れる。ダイオード１２に23μA流
れた時の接触電位差が第２図ｅより0.58Vである
から、トランジスタ１１のベースエミツタ間電位
差と抵抗１４における電圧降下の和が0.58−0.05
＝0.53Vとなる。この時、トランジスタ１１に
3μAの電流が流れたとするとトランジスタ１１の
ベース・エミツタ間の接触電位差は第２図ｃより
0.5Vとなり、さらに抵抗１４による電圧降下は
３（μA）×10kΩ＝0.03Vとなり、0.5V＋0.03V＝
0.53Vとなる。したがつてこの時の起動回路の電
流は3μAとなり、従来例の8μAに比べると、大幅
な削減となることがわかる。
る電流は3.0−0.7／100×103＝23μAとなり、これがダ
イオ ード１２にも流れる。ダイオード１２に23μA流
れた時の接触電位差が第２図ｅより0.58Vである
から、トランジスタ１１のベースエミツタ間電位
差と抵抗１４における電圧降下の和が0.58−0.05
＝0.53Vとなる。この時、トランジスタ１１に
3μAの電流が流れたとするとトランジスタ１１の
ベース・エミツタ間の接触電位差は第２図ｃより
0.5Vとなり、さらに抵抗１４による電圧降下は
３（μA）×10kΩ＝0.03Vとなり、0.5V＋0.03V＝
0.53Vとなる。したがつてこの時の起動回路の電
流は3μAとなり、従来例の8μAに比べると、大幅
な削減となることがわかる。
発明の効果
以上説明したように本発明の安定化バイアス回
路の起動回路によれば、簡単な構成で、バイアス
回路を起動させた後の起動回路の電流を電源電圧
の変動に対して非常に小さくすることができる利
点を有するものである。
路の起動回路によれば、簡単な構成で、バイアス
回路を起動させた後の起動回路の電流を電源電圧
の変動に対して非常に小さくすることができる利
点を有するものである。
第１図は従来の安定化バイアス回路の起動回路
を含めた電気的結線図、第２図は説明のためのト
ランジスタ・ダイオードの電圧電流特性図、第３
図は本発明の安定化バイアス回路の起動回路の一
実施例を示す電気的結線図である。 １……電源電圧端子、２……バイアス供給端
子、３，４，９，１０，１１……トランジスタ、
５，７，８，１２……ダイオード、６，１３，１
４……抵抗。
を含めた電気的結線図、第２図は説明のためのト
ランジスタ・ダイオードの電圧電流特性図、第３
図は本発明の安定化バイアス回路の起動回路の一
実施例を示す電気的結線図である。 １……電源電圧端子、２……バイアス供給端
子、３，４，９，１０，１１……トランジスタ、
５，７，８，１２……ダイオード、６，１３，１
４……抵抗。
Claims (1)
- １ ダイオード又はダイオード接続したトランジ
スタより成る第１の素子と、複数のトランジスタ
のベース、コレクタ、エミツタをそれぞれ同じも
のどおし接続し、上記第１の素子よりも接触電位
差を低くしたもの又は上記第１の素子の接触電位
差より低い接触電位差を有するトランジスタより
成る第２の素子と、カレントミラー用のダイオー
ド又はダイオード接続したトランジスタより成る
第３の素子と、トランジスタより成る第４の素子
を備え、第１の素子のアノード側又はコレクタベ
ース接続した側に第２の素子のベースを接続し、
第２の素子のエミツタ側に第１の抵抗を接続し、
第１の抵抗の反対側は第１の素子のカソード側又
はエミツタ側を接続し、第２の素子を構成するト
ランジスタのコレクタに第３の素子を接続し、第
３の素子に並列に第４の素子を構成するトランジ
スタのベース・エミツタ間を接続し、第４の素子
を構成する上記トランジスタを第１の素子のアノ
ード側又はコレクタ・ベース接続した側に接続す
ることにより安定化バイアス回路を構成し、この
安定化バイアス回路の第２の素子を構成するトラ
ンジスタのコレクタに別に設けた第５の素子を構
成するトランジスタのコレクタを接続し、第２の
素子を構成するトランジスタのエミツタに第２の
抵抗を介して第５の素子を構成するトランジスタ
のエミツタを接続し、第５の素子を構成するトラ
ンジスタのベースを別に設けた第６の素子を構成
するダイオード又はダイオード接続したトランジ
スタのアノード側又はコレクタ・ベース接続した
側と第３の抵抗との接続点に接続し、第６の素子
のカソード側又はエミツタ側は第１の素子のカソ
ード側又はエミツタ側と接続したことを特徴とす
る安定化バイアス回路の起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103686A JPS59228405A (ja) | 1983-06-09 | 1983-06-09 | 安定化バイアス回路の起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103686A JPS59228405A (ja) | 1983-06-09 | 1983-06-09 | 安定化バイアス回路の起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59228405A JPS59228405A (ja) | 1984-12-21 |
| JPH0345924B2 true JPH0345924B2 (ja) | 1991-07-12 |
Family
ID=14360656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103686A Granted JPS59228405A (ja) | 1983-06-09 | 1983-06-09 | 安定化バイアス回路の起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228405A (ja) |
-
1983
- 1983-06-09 JP JP58103686A patent/JPS59228405A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59228405A (ja) | 1984-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4642551A (en) | Current to voltage converter circuit | |
| US4578633A (en) | Constant current source circuit | |
| JPH0339426B2 (ja) | ||
| JPH0345924B2 (ja) | ||
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| US5365167A (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| JPS6155284B2 (ja) | ||
| EP0367115A1 (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| JPS6258009B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPH0474734B2 (ja) | ||
| JPH043686B2 (ja) | ||
| JPS59225414A (ja) | 起動回路 | |
| JPS60254304A (ja) | 定電圧回路 | |
| JPH0543131B2 (ja) | ||
| JPH032987Y2 (ja) | ||
| JPH0666044B2 (ja) | 集積化電源装置 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS60247719A (ja) | バンドギヤツプ基準電圧発生器 | |
| JPH048963B2 (ja) | ||
| JPS59181806A (ja) | カレントミラ−回路 | |
| JPH0410762B2 (ja) | ||
| JPH03129414A (ja) | 基準電圧回路 | |
| JPH0534886B2 (ja) |