JPH0346507Y2 - - Google Patents
Info
- Publication number
- JPH0346507Y2 JPH0346507Y2 JP1984037225U JP3722584U JPH0346507Y2 JP H0346507 Y2 JPH0346507 Y2 JP H0346507Y2 JP 1984037225 U JP1984037225 U JP 1984037225U JP 3722584 U JP3722584 U JP 3722584U JP H0346507 Y2 JPH0346507 Y2 JP H0346507Y2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- zener diode
- voltage
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】
〔考案の利用分野〕
本考案は、半導体集積回路（以下、IC）に定
電圧基準電圧回路を組み込む場合等に好適な埋込
み型ツエナーダイオードの構造に関する。
電圧基準電圧回路を組み込む場合等に好適な埋込
み型ツエナーダイオードの構造に関する。
ICに定電圧回路を組み込んで基準電圧を得る
方法として、トランジスタのエミツターベース間
接合を用いる方法がある。この方法を採用した場
合、なだれ降伏がシリコン表面に生じるために雑
音が大きく、長期的安定性に欠けるという欠点を
有する。
方法として、トランジスタのエミツターベース間
接合を用いる方法がある。この方法を採用した場
合、なだれ降伏がシリコン表面に生じるために雑
音が大きく、長期的安定性に欠けるという欠点を
有する。
そこで、このような欠点を解消するツエナーダ
イオードとして埋込み型ツエナーダイオードが知
られている（「National Semiconductor Appli
−cation Note 161」Robert Dobkin，June
1977、第173頁、「トランジスタ技術」1977年10月
号（第183〜184頁），11月号（第174〜178頁））。
埋込み型ツエナーダイオードは、なだれ降伏を半
導体の表面ではなく、その表面下（Sub
surface）すなわち半導体基板の内部にて生じさ
せるようにしたものである。
イオードとして埋込み型ツエナーダイオードが知
られている（「National Semiconductor Appli
−cation Note 161」Robert Dobkin，June
1977、第173頁、「トランジスタ技術」1977年10月
号（第183〜184頁），11月号（第174〜178頁））。
埋込み型ツエナーダイオードは、なだれ降伏を半
導体の表面ではなく、その表面下（Sub
surface）すなわち半導体基板の内部にて生じさ
せるようにしたものである。
第１図に埋込み型ツエナーダイオードの断面構
造を示す。なお、このツエナーダイオードは前記
NSC社の製品LM199に対応する。第１図におい
て、半導体基板（N-）１の表面側に低濃度不純
物の第１導電型半導体（P-）からなるベース拡
散領域（以下、ベース領域という。）２が拡散形
成されており、このベース領域２を貫通して半導
体基体の内部にまで拡散された高濃度不純物の第
１導電型半導体（P+）からなる深い領域３が形
成され、さらに、この深い領域３の上部を完全に
覆つてベース領域２内に高濃度不純物の第２導電
型半導体（N+）からなるエミツタ拡散領域（以
下、エミツタ領域という。）４が形成されている。
造を示す。なお、このツエナーダイオードは前記
NSC社の製品LM199に対応する。第１図におい
て、半導体基板（N-）１の表面側に低濃度不純
物の第１導電型半導体（P-）からなるベース拡
散領域（以下、ベース領域という。）２が拡散形
成されており、このベース領域２を貫通して半導
体基体の内部にまで拡散された高濃度不純物の第
１導電型半導体（P+）からなる深い領域３が形
成され、さらに、この深い領域３の上部を完全に
覆つてベース領域２内に高濃度不純物の第２導電
型半導体（N+）からなるエミツタ拡散領域（以
下、エミツタ領域という。）４が形成されている。
このように埋込み型ツエナーダイオードはカソ
ード電極Ｋが設けられる深い領域（P+）３がア
ノードＡが設けられるエミツタ領域（N+）４に
よつて完全に覆われて内部に埋込まれているた
め、なだれ降伏が不純物濃度が最大であるN+領
域４とP+領域３と間で、しかも半導体基体１の
内部にて起こることになる。そのため、なだれ降
伏時に生じる雑音が減少し、かつツエナー電圧の
経時変化が抑制されることとなる。また、プレー
ナ構造を採ることにより生産性、信頼性の向上が
図られる。なお５は埋込み層（N+）、６は分離層
を示している。
ード電極Ｋが設けられる深い領域（P+）３がア
ノードＡが設けられるエミツタ領域（N+）４に
よつて完全に覆われて内部に埋込まれているた
め、なだれ降伏が不純物濃度が最大であるN+領
域４とP+領域３と間で、しかも半導体基体１の
内部にて起こることになる。そのため、なだれ降
伏時に生じる雑音が減少し、かつツエナー電圧の
経時変化が抑制されることとなる。また、プレー
ナ構造を採ることにより生産性、信頼性の向上が
図られる。なお５は埋込み層（N+）、６は分離層
を示している。
さて、以上の埋込み型ツエナーダイオードを用
いて基準電圧源を構成する場合には、温度補償を
してやる必要があり、その温度補償のための回路
を組込んだ基準電圧発生回路の例を第２図に示
す。第２図において、何らかの原因によりカソー
ドＫの電圧が上昇しようとすると、その動きは埋
込み型ツエナーダイオードＤを通して温度補償用
トランジスタQ1のベースに伝達されてそのベー
ス電流を増加させようとし、このことはトランジ
スタQ1のコレクタ電流を増加することとなつて
以下同様にトランジスタQ2のコレクタ電流を増
加させようとする。このようにしてカソードＫの
電位の上昇を電流の増加の形で抑制するようにな
つており、この逆の場合も上記と逆の動作により
定電圧を発生するようになつている（トランジス
タ技術1977 11月号 第177〜178頁）。
いて基準電圧源を構成する場合には、温度補償を
してやる必要があり、その温度補償のための回路
を組込んだ基準電圧発生回路の例を第２図に示
す。第２図において、何らかの原因によりカソー
ドＫの電圧が上昇しようとすると、その動きは埋
込み型ツエナーダイオードＤを通して温度補償用
トランジスタQ1のベースに伝達されてそのベー
ス電流を増加させようとし、このことはトランジ
スタQ1のコレクタ電流を増加することとなつて
以下同様にトランジスタQ2のコレクタ電流を増
加させようとする。このようにしてカソードＫの
電位の上昇を電流の増加の形で抑制するようにな
つており、この逆の場合も上記と逆の動作により
定電圧を発生するようになつている（トランジス
タ技術1977 11月号 第177〜178頁）。
ところで、上述のように、半導体内部において
ツエナー降伏をさせて降伏電圧を得ようとした場
合には、エミツタ拡散領域４下のピンチ抵抗（寄
生抵抗）Rpがベース拡散領域３からカソードＫ
への電流路Izに直列に介在することとなり、した
がつて得られる基準電圧VREFにピンチ抵抗Rpと
電流Izの積（Rp・Iz）で示される電圧が含まれ
ることとなる。
ツエナー降伏をさせて降伏電圧を得ようとした場
合には、エミツタ拡散領域４下のピンチ抵抗（寄
生抵抗）Rpがベース拡散領域３からカソードＫ
への電流路Izに直列に介在することとなり、した
がつて得られる基準電圧VREFにピンチ抵抗Rpと
電流Izの積（Rp・Iz）で示される電圧が含まれ
ることとなる。
ここで、説明を簡単にするため、第２図の基準
電圧発生回路を簡略化した回路を第３図に示す。
この回路によつて得られる基準電圧VREFは、 VREF＝VBE＋Iz・Rp＋Vz で表わされる。ここに、VBEはトランジスタQ1の
エミツタベース電圧である。
電圧発生回路を簡略化した回路を第３図に示す。
この回路によつて得られる基準電圧VREFは、 VREF＝VBE＋Iz・Rp＋Vz で表わされる。ここに、VBEはトランジスタQ1の
エミツタベース電圧である。
このように、基準電圧VREFにはIz・Rpの項が
含まれることとなる。そのため、このツエナーダ
イオードを熱的に安定させるための温度補償は上
記ピンチ抵抗Rpによる電圧を含めて行なわなけ
ればならず、温度補償回路が複雑化し、量産する
場合に各素子間のバラツキを相当小さく抑えなけ
ればならないという不具合がある。
含まれることとなる。そのため、このツエナーダ
イオードを熱的に安定させるための温度補償は上
記ピンチ抵抗Rpによる電圧を含めて行なわなけ
ればならず、温度補償回路が複雑化し、量産する
場合に各素子間のバラツキを相当小さく抑えなけ
ればならないという不具合がある。
本考案の目的は、ピンチ抵抗による電圧が出力
定電圧特性に含まれないようにすることにある。
定電圧特性に含まれないようにすることにある。
上記目的を達成するために、本考案によるツエ
ナーダイオードは、上述した埋込み型ツエナーダ
イオードにおいて、ベース拡散領域に二つのアノ
ード電極を設け、一方のアノード電極を電流端子
とし、他方のアノード電極を電圧端子とした点に
特徴を有する。
ナーダイオードは、上述した埋込み型ツエナーダ
イオードにおいて、ベース拡散領域に二つのアノ
ード電極を設け、一方のアノード電極を電流端子
とし、他方のアノード電極を電圧端子とした点に
特徴を有する。
次に、本考案による埋込み型ツエナーダイオー
ドの実施例を図面に基づいて説明する。
ドの実施例を図面に基づいて説明する。
第４図〜第６図に本考案による埋込み型ツエナ
ーダイオードの実施例を示す。なお、第４図〜第
６図において第１図〜第３図と重複する部分には
同一の符号を附し、その詳細な説明は省略する。
ーダイオードの実施例を示す。なお、第４図〜第
６図において第１図〜第３図と重複する部分には
同一の符号を附し、その詳細な説明は省略する。
第４図（断面図）において、ベース領域の表面
上には互に電気的にほぼ絶縁状態の二つのアノー
ド電極（以下、第１電極A1，第２電極A2とい
う。）が設けられている。その接触はオーミツク
コンタクトであり、第１，第２の電極A1，A2と
してはAl電極等を用いる。また、その形状につ
いては特にこだわらないが、例えば、第５図（平
面図）に示すようにエミツタ領域４の形状に沿つ
て円弧状に分離して設ければよい。
上には互に電気的にほぼ絶縁状態の二つのアノー
ド電極（以下、第１電極A1，第２電極A2とい
う。）が設けられている。その接触はオーミツク
コンタクトであり、第１，第２の電極A1，A2と
してはAl電極等を用いる。また、その形状につ
いては特にこだわらないが、例えば、第５図（平
面図）に示すようにエミツタ領域４の形状に沿つ
て円弧状に分離して設ければよい。
以上のように構成された埋込み型ツエナーダイ
オードの等価回路を第６図に示してある。この埋
込み型ツエナーダイオードにより定電圧を得る場
合の回路を第３図と同様に構成した例を第７図に
示す。
オードの等価回路を第６図に示してある。この埋
込み型ツエナーダイオードにより定電圧を得る場
合の回路を第３図と同様に構成した例を第７図に
示す。
第７図において、得られる基準電圧VREFは、
VREF≒VBE＋Vz，Iz1Rp０
となり、ピンチ抵抗Rpに関する項がなくなる。
これは、ツエナーダイオードを介して第１電極
A1（電圧端子）側に流れる電流Iz1と第２電極A2
（電流端子）側に流れる電流Iz2とを比較した場合
に、 Iz1＜＜Iz2 となり、実質的にIz1≒０とみることができるか
らである。すなわち、実質的にIz1≒０とみるこ
とができる理由は、 Iz1＝Ic2／hFE2 Ic2：Q2のコレクタ電流 hFE2：Q2の直流電流増幅率 でhFE2＞200を選びIc2Iz2 とすればIz1＝Iz2／hFE2＝0.05・Iz2 図３に比較すればRpがhFE分の１になつた事にな
る。
これは、ツエナーダイオードを介して第１電極
A1（電圧端子）側に流れる電流Iz1と第２電極A2
（電流端子）側に流れる電流Iz2とを比較した場合
に、 Iz1＜＜Iz2 となり、実質的にIz1≒０とみることができるか
らである。すなわち、実質的にIz1≒０とみるこ
とができる理由は、 Iz1＝Ic2／hFE2 Ic2：Q2のコレクタ電流 hFE2：Q2の直流電流増幅率 でhFE2＞200を選びIc2Iz2 とすればIz1＝Iz2／hFE2＝0.05・Iz2 図３に比較すればRpがhFE分の１になつた事にな
る。
以上の埋込み型ツエナーダイオードを製造する
に際しては、ツエナー電圧Vzを製造上の第一の
調整項目とし、あとはベース・エミツタ電圧VBE
を発生するコレクタ電流を変化させ、 ∂VBE／∂T＋∂Vz／∂T＝０ とすることによつて所定温度下において電源投入
後の経時変化に対して極めて安定な基準電圧源と
することがきる。
に際しては、ツエナー電圧Vzを製造上の第一の
調整項目とし、あとはベース・エミツタ電圧VBE
を発生するコレクタ電流を変化させ、 ∂VBE／∂T＋∂Vz／∂T＝０ とすることによつて所定温度下において電源投入
後の経時変化に対して極めて安定な基準電圧源と
することがきる。
以上述べた如く、ベース領域に二つの電極を設
けたことにより、回路的にピンチ抵抗を０〔Ω〕
とすることができるため、温度補償にピンチ抵抗
により電圧降下を無視することができ、安定な定
量圧源を作ることが可能となる。
けたことにより、回路的にピンチ抵抗を０〔Ω〕
とすることができるため、温度補償にピンチ抵抗
により電圧降下を無視することができ、安定な定
量圧源を作ることが可能となる。
第１図は従来の埋込み型ダイオードの断面斜視
図、第２図は従来の温度補償型定電圧回路の例を
示す回路図、第３図は省略して示した定量圧回路
の回路図、第４図は本発明による埋込み型ツエナ
ーダイオードの断面斜視図、第５図はその本発明
による埋込み型ツエナーダイオードの平面図、第
６図は本発明による埋込み型ツエナーダイオード
の等価回路を示す回路図、第７図は定電圧回路を
示す回路図である。 １……半導体基体（N-）、２……ベース領域
（P-）、３……深い層（P+）、４……エミツタ領域
（N+）、５……埋込み層（N+）、６……分離層、
A1……第１電極、A2……第２電極、Ｋ……カソ
ード。
図、第２図は従来の温度補償型定電圧回路の例を
示す回路図、第３図は省略して示した定量圧回路
の回路図、第４図は本発明による埋込み型ツエナ
ーダイオードの断面斜視図、第５図はその本発明
による埋込み型ツエナーダイオードの平面図、第
６図は本発明による埋込み型ツエナーダイオード
の等価回路を示す回路図、第７図は定電圧回路を
示す回路図である。 １……半導体基体（N-）、２……ベース領域
（P-）、３……深い層（P+）、４……エミツタ領域
（N+）、５……埋込み層（N+）、６……分離層、
A1……第１電極、A2……第２電極、Ｋ……カソ
ード。
Claims (1)
- 半導体基体の一表面側に低濃度不純物の第１導
電型のベース拡散領域が形成され、このベース拡
散領域を貫通して前記半導体基体の内部に高濃度
不純物の第１導電型の深い拡散領域が形成され、
この深い拡散領域の上部を覆つて前記ベース拡散
領域内に高濃度不純物の第２導電型のエミツタ拡
散領域が形成されてなる埋込み型ツエナーダイオ
ードにおいて、前記ベース拡散領域に二つのアノ
ード電極を設け、一方のアノード電極を電流端子
とし、他方のアノード電極を電圧端子としてなる
ことを特徴とする埋込み型ツエナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3722584U JPS60149152U (ja) | 1984-03-15 | 1984-03-15 | 埋込み型ツエナ−ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3722584U JPS60149152U (ja) | 1984-03-15 | 1984-03-15 | 埋込み型ツエナ−ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60149152U JPS60149152U (ja) | 1985-10-03 |
| JPH0346507Y2 true JPH0346507Y2 (ja) | 1991-10-01 |
Family
ID=30543113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3722584U Granted JPS60149152U (ja) | 1984-03-15 | 1984-03-15 | 埋込み型ツエナ−ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60149152U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3417875B2 (ja) | 1999-06-18 | 2003-06-16 | 株式会社ニトムズ | 粘着テープクリーナ用ロール体の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111290A (en) * | 1978-02-20 | 1979-08-31 | Nec Corp | Semiconductor device |
| JPS54112182A (en) * | 1978-02-22 | 1979-09-01 | Nec Corp | Semiconductor device |
| JPS5636171A (en) * | 1979-08-31 | 1981-04-09 | Hitachi Ltd | Zener diode and manufacture thereof |
| JPS5737884A (en) * | 1980-08-19 | 1982-03-02 | Nec Corp | Semiconductor device |
| JPS57147285A (en) * | 1981-03-05 | 1982-09-11 | Mitsubishi Electric Corp | Zener diode |
-
1984
- 1984-03-15 JP JP3722584U patent/JPS60149152U/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3417875B2 (ja) | 1999-06-18 | 2003-06-16 | 株式会社ニトムズ | 粘着テープクリーナ用ロール体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60149152U (ja) | 1985-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4117507A (en) | Diode formed in integrated-circuit structure | |
| JPH0230588B2 (ja) | ||
| JPH0346507Y2 (ja) | ||
| JP2552880B2 (ja) | 垂直ｄｍｏｓセル構造 | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JPH0620145B2 (ja) | ツエナー・ダイオード | |
| JPS6344305B2 (ja) | ||
| JPH0583190B2 (ja) | ||
| JP3149513B2 (ja) | 半導体装置 | |
| JPS6223098Y2 (ja) | ||
| JPS584981A (ja) | 半導体装置 | |
| JP2709961B2 (ja) | 集積化パワートランジスタ | |
| JPS6320125Y2 (ja) | ||
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JP2771311B2 (ja) | 半導体装置 | |
| JP2518373B2 (ja) | バイポ―ラトランジスタ | |
| JPH0132666B2 (ja) | ||
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPS6138198Y2 (ja) | ||
| JP2636555B2 (ja) | 半導体装置 | |
| JP2676958B2 (ja) | 縦型電界効果トランジスタ | |
| JPH11145154A (ja) | バイポーラトランジスタ | |
| US20060237747A1 (en) | Heterojunction bipolar transistor and amplifier including the same | |
| JPH02189927A (ja) | 半導体装置 |