JPH0347334Y2 - - Google Patents

Info

Publication number
JPH0347334Y2
JPH0347334Y2 JP1985038213U JP3821385U JPH0347334Y2 JP H0347334 Y2 JPH0347334 Y2 JP H0347334Y2 JP 1985038213 U JP1985038213 U JP 1985038213U JP 3821385 U JP3821385 U JP 3821385U JP H0347334 Y2 JPH0347334 Y2 JP H0347334Y2
Authority
JP
Japan
Prior art keywords
case
board
integrated circuit
hybrid integrated
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985038213U
Other languages
English (en)
Other versions
JPS61156234U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985038213U priority Critical patent/JPH0347334Y2/ja
Publication of JPS61156234U publication Critical patent/JPS61156234U/ja
Application granted granted Critical
Publication of JPH0347334Y2 publication Critical patent/JPH0347334Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は混成集積回路のコーテイング構造に関
するものである。
(従来の技術) 第3図はデユアルタイプの混成集積回路を示す
もので、基板1上に種々の電子部品3が搭載され
ており、基板1には外部端子と接続するためのリ
ード端子2が平行な2辺に沿つて配列されてい
る。なお、リード端子2は外部端子と接続するた
めに導電材料からなり、その接続部は絶縁材によ
り覆われないようにしてある。上記のような混成
集積回路は外部からのストレスや衝撃を緩和する
と共に、電子部品3の露出する電極等を腐食等化
学的作用から保護するためにリード端子2の外部
端子との接続部を残して絶縁材によるコーテイン
グを施こす必要がある。コーテイング材としては
集積回路に種々の形状の電子部品3が高密度に実
装されているので、これら部品の〓間に確実にゆ
きわたり、かつ電極等との密着がよく熱応力等の
ストレスを吸収し、その上弾力性のある物質であ
ることが要求されることからシリコンゴムやシリ
コン樹脂のように通常の状態では液体や粘性の高
い流体で空気に触れたり加熱されることで弾性力
のある物質に化学変化するものが用いられてい
る。
従来の混成集積回路へのコーテイング方法とし
ては第4図に示すように部品搭載面に刷毛やデイ
ツピングによりコーテイング材4を塗布し、空気
中に放置したり加熱して弾性のある絶縁コーテイ
ングを施こしたのち、コーテイング材4の上から
耐湿性に優れたエポキシ等の材質5をコーテイン
グ材4同様に刷毛やデイツピングにより塗布し加
熱して行なつている。
第5図は別のコーテイング方法であつて、ケー
スを用いる方法である。これによれば基板1のリ
ード端子2が上方を向くようにしてコーテイング
材4を充填したケース6内に基板1を収納しての
ち、加熱あるいは空気中に放置してコーテイング
材4を硬化させている。またケース6は上方が開
放されその大きさは実装密度を高めることから混
成集積回路より多少大きな寸法となつている。こ
のようなコーテイング方法はコーテイング材6を
充填したケース6内に混成集積回路を収納して加
熱あるいは空気中に放置すればよいので簡単にし
かも手間を要せずコーテイングが可能なことから
量産性に適し、さらに外部からの衝撃に対しても
耐え得る。
(考案が解決しようとする問題点) しかしながら、混成集積回路をケース6内に入
れてコーテイング材4でコーテイングする際、第
6図に示すように基板1には形状の異なる電子部
品3が搭載されているため、ケース6の底面と基
板1とが水平にならず、このためリード端子2の
突出長さが不揃いとなつてパツケージなどのスル
ホールに挿入する場合に挿入しずらく自動機によ
る挿入も行なえなかつた。また、電子部品3の形
状によつてはリード端子2がコーテイング材4内
に沈んでしまうこともあつた。その上、ケース6
と基板1との前後左右の位置もむずかしく、ケー
ス6とリード端子2とが平行になりにくい等の問
題点があつた。
この考案は上記のような問題点を解決するため
になされたもので、混成集積回路とケースとの位
置決めが簡単な手段により達成することのできる
混成集積回路コーテイング構造を得ることを目的
とする。
(問題点を解決するための手段) この考案に係る混成集積回路のコーテイング構
造は、ケース内に混成集積回路の基板を水平に保
持するための係止部を設け、かつ係止部に基板が
位置ずれしないようにするストツパを設けたもの
である。
(作用) この考案におけるコーテイング構造は、ケース
内に設けた保持部とストツパとにより基板がケー
スに対して水平な位置に、かつ前後左右方向に位
置決め固定して保持されコーテイングすることが
できるので、ケースとリード端子も平行にでき、
かつ前後左右方向にも正確に位置決めでき、この
結果、パツケージのスルホール等に自動機で挿入
することが可能となる。
(考案の実施例) 第1図はこの考案の一実施例を示す混成集積回
路のコーテイング構造の断面図であり、第2図は
ケースの斜視図である。ケース6は上面が開口
し、このケース1内のほぼ四隅には混成集積回路
の基板1をケース6内に水平に保持するための係
止部7が設けられる。さらに、この各係止部7に
は基板1の外縁部を押えて該基板1が前後,左右
に位置ずれしないように位置決めするためのスト
ツパ8a,8bがそれぞれ設けられている。した
がつて第1図に示すようにコーテイング4を充填
したケース6内に第3図に示す混成集積回路を収
納すると、ケース6の係止部7とストツパ8とに
基板1が保持され、これにより、基板1とケース
6の底面とが水平にできると共に、ケース6に対
する基板1の前後左右方向の位置が正確に固定さ
れ、ケース6に対するリード端子2の位置決めが
正確になるので、パツケージのスルホール等に自
動機により挿入可能となる。
(考案の効果) 以上、説明したようにこの考案によれば、ケー
ス内に混成集積回路の基板を水平に保持するため
の係止部と、前記基板の外縁部を押えて該基板の
前後左右方向の位置ずれを防止するストツパを設
けたことにより、ケースに対して混成集積回路が
正確な位置でコーテイング可能となり、この結
果、量産性に優れ、外部衝撃に強いコーテイング
構造と共に、ケース外形に対して正確にリード端
子が位置決めされるためパツケージのスルホール
等に自動機による自動挿入が可能となる等の効果
がある。
【図面の簡単な説明】
第1図はこの考案の一実施例を示す混成集積回
路コーテイング構造の断面図、第2図はケースの
斜視図、第3図は混成集積回路の斜視図、第4図
は従来のコーテイング方法を示す一部破断斜視
図、第5図および第6図はケースを使用した例の
コーテイング方法の斜視図と断面図である。 1……基板、2……リード端子、3……電子部
品、4……コーテイング材、6……ケース、7…
…係止部、8a,8b……ストツパ。

Claims (1)

  1. 【実用新案登録請求の範囲】 ケース内に混成集積回路を実装した基板を収容
    し、該ケース内にコーテイング材を流し込んでコ
    ーテイングする混成集積回路コーテイング構造に
    おいて、 上部に開口部を有するケースと、 このケース内側面に設けられ、混成集積回路基
    板の周辺部を載せて基板をケース底面と水平に保
    持するための複数の係止部と、 この係止部に設けられ、基板外縁部を押えて該
    基板を前後左右方向に位置決めするストツパと、 ケース内に係止部およびストツパに保持されて
    収容され、開口部から上方へ突出するようにした
    リード端子を有する基板と、 基板をケース内にモールドするためのコーテイ
    ング材とを具備してなる混成集積回路コーテイン
    グ構造。
JP1985038213U 1985-03-19 1985-03-19 Expired JPH0347334Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985038213U JPH0347334Y2 (ja) 1985-03-19 1985-03-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985038213U JPH0347334Y2 (ja) 1985-03-19 1985-03-19

Publications (2)

Publication Number Publication Date
JPS61156234U JPS61156234U (ja) 1986-09-27
JPH0347334Y2 true JPH0347334Y2 (ja) 1991-10-08

Family

ID=30545004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985038213U Expired JPH0347334Y2 (ja) 1985-03-19 1985-03-19

Country Status (1)

Country Link
JP (1) JPH0347334Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827940U (ja) * 1981-08-13 1983-02-23 日本電気株式会社 混成集積回路装置

Also Published As

Publication number Publication date
JPS61156234U (ja) 1986-09-27

Similar Documents

Publication Publication Date Title
JPH10209338A (ja) 半導体回路装置とその製造方法
JP2001168493A5 (ja)
WO1987004008A1 (en) Lead finishing for a surface mount package
JPH0346522Y2 (ja)
JPS6315492A (ja) プリント基板装置
JPS6328607Y2 (ja)
JPS6124258A (ja) 電子部品の外装構造
JPS6336701Y2 (ja)
JPS6334277Y2 (ja)
JP2571795Y2 (ja) 樹脂封止形電子部品
JP2582801B2 (ja) 半導体パッケージの半田付方法
JPH0815163B2 (ja) 混成集積回路の外装形成方法
JPH0140222Y2 (ja)
JPS607496Y2 (ja) 半導体装置
JPH0530363Y2 (ja)
JPS61199642A (ja) 混成集積回路の外装方法
JPS6240749A (ja) ピングリツドアレイ
JPS6133660Y2 (ja)
JPH03110847U (ja)
JPS6347234B2 (ja)
JPS60115293A (ja) ハイブリッド集積回路装置の製造方法
JPH0445273Y2 (ja)
JPH0325411Y2 (ja)
JPH0364049A (ja) 混成集積回路装置
JPS61157333U (ja)