JPH0347780B2 - - Google Patents
Info
- Publication number
- JPH0347780B2 JPH0347780B2 JP59265312A JP26531284A JPH0347780B2 JP H0347780 B2 JPH0347780 B2 JP H0347780B2 JP 59265312 A JP59265312 A JP 59265312A JP 26531284 A JP26531284 A JP 26531284A JP H0347780 B2 JPH0347780 B2 JP H0347780B2
- Authority
- JP
- Japan
- Prior art keywords
- pll
- detection circuit
- loop filter
- synchronous detection
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はPLL同期検波回路に関する。
最近、テレビジヨン信号の検波性能の向上を計
る為、従来の包絡線検波方式及び疑似同期検波方
式に代つて、PLL同期検波方式が用いられてい
る。一般にPLL同期検波方式では、PLLの同期
特性と定常特性の両立が困難な為、２モード
PLL（産報出版電子科学シリーズ「PLL−ICの使
い方」P129〜130参照）を応用してPLLの同期特
性と定常特性の両立を計つている。
る為、従来の包絡線検波方式及び疑似同期検波方
式に代つて、PLL同期検波方式が用いられてい
る。一般にPLL同期検波方式では、PLLの同期
特性と定常特性の両立が困難な為、２モード
PLL（産報出版電子科学シリーズ「PLL−ICの使
い方」P129〜130参照）を応用してPLLの同期特
性と定常特性の両立を計つている。
第３図に２モードPLLを用いたPLL同期検波
回路の例を示す。第５図ａにその波形を示す。映
像中間周波信号７は映像検波器１と位相検波器２
のそれぞれの第１の入力に供給される。位相検波
器２、ループフイルタ３、電圧制御発振器４、移
相器５で構成されるPLLにより、前記電圧制御
発振器４の出力は前記映像中間周波信号７のキヤ
リアと同相となる。前記電圧制御発振器４の出力
を前記映像検発器１の第２の入力とすることによ
り、前記映像中間周波信号７は復調され、前記映
像検波器１から映像信号８が得られる。
回路の例を示す。第５図ａにその波形を示す。映
像中間周波信号７は映像検波器１と位相検波器２
のそれぞれの第１の入力に供給される。位相検波
器２、ループフイルタ３、電圧制御発振器４、移
相器５で構成されるPLLにより、前記電圧制御
発振器４の出力は前記映像中間周波信号７のキヤ
リアと同相となる。前記電圧制御発振器４の出力
を前記映像検発器１の第２の入力とすることによ
り、前記映像中間周波信号７は復調され、前記映
像検波器１から映像信号８が得られる。
ここでPLLがロツクしている時には、前記映
像検波器１は第５図ｂに示すような適正な復調信
号を出力するが、ロツクしていない時には、第５
図ｃの如きビート波形を出力する。したがつて、
映像検波器１の出力する映像信号８の平均電位は
PLLのロツク時とアンロツク時では異なること
になる。そこで映像信号８が供給される同期検出
回路６は前記平均電位と基準電位とを比較し、前
記ループフイルタ３の時定数を切換えている。す
なわち、PLLがロツクしていない時は同期特性、
ロツクした時は定常特性を重視したループフイル
タ時定数になるようにしている。
像検波器１は第５図ｂに示すような適正な復調信
号を出力するが、ロツクしていない時には、第５
図ｃの如きビート波形を出力する。したがつて、
映像検波器１の出力する映像信号８の平均電位は
PLLのロツク時とアンロツク時では異なること
になる。そこで映像信号８が供給される同期検出
回路６は前記平均電位と基準電位とを比較し、前
記ループフイルタ３の時定数を切換えている。す
なわち、PLLがロツクしていない時は同期特性、
ロツクした時は定常特性を重視したループフイル
タ時定数になるようにしている。
第４図は同期検出回路６およびループフイルタ
３の具体的回路例である。端子１１には映像検波
器１により検波された映像信号８が入力される。
前記映像信号８は抵抗R1とコンデンサC1より成
る平滑回路により平滑され得られる平均電位VAV
がトランジスタQ1，Q2、電流源I0、抵抗R2より
成る比較回路（差動増幅器）に入力される。比較
回路では前記平均電位VAVと基準電位VREFが比較
され、抵抗R2に比較出力を生じる。前記比較出
力はトランジスタQ3、抵抗R3を介し、ループフ
イルタを形成する電流路を短絡するトランジスタ
Q4をオン・オフさせる。
３の具体的回路例である。端子１１には映像検波
器１により検波された映像信号８が入力される。
前記映像信号８は抵抗R1とコンデンサC1より成
る平滑回路により平滑され得られる平均電位VAV
がトランジスタQ1，Q2、電流源I0、抵抗R2より
成る比較回路（差動増幅器）に入力される。比較
回路では前記平均電位VAVと基準電位VREFが比較
され、抵抗R2に比較出力を生じる。前記比較出
力はトランジスタQ3、抵抗R3を介し、ループフ
イルタを形成する電流路を短絡するトランジスタ
Q4をオン・オフさせる。
従つてトランジスタQ4がオフしている時は、
ループフイルタ３は抵抗R5，R6，R7，コンデン
サC2で構成され、Q4がオンしている時は抵抗R5，
R6コンデンサC2構成されることにより、ループ
フイルタの時定数が切換えられる。
ループフイルタ３は抵抗R5，R6，R7，コンデン
サC2で構成され、Q4がオンしている時は抵抗R5，
R6コンデンサC2構成されることにより、ループ
フイルタの時定数が切換えられる。
以上のように構成したPLL同期検波回路では
PLLの同期特性と定常特性の両立ができ高性能
の検波性能が得られる。しかしながら、ループフ
イルタ３の切換に映像信号８の平均電圧VAVを利
用しているので、弱電界入力信号時には、PLL
がロツクした時とロツクしていない時との平均電
位差が小さくなる。よつて外乱等によりループフ
イルタ切換にバタツキを生じ易くなり、最悪の場
合ループフイルタ切換を繰り返すことになる。こ
れはテレビ画面ではチラツキとなり画質の低下と
なる。
PLLの同期特性と定常特性の両立ができ高性能
の検波性能が得られる。しかしながら、ループフ
イルタ３の切換に映像信号８の平均電圧VAVを利
用しているので、弱電界入力信号時には、PLL
がロツクした時とロツクしていない時との平均電
位差が小さくなる。よつて外乱等によりループフ
イルタ切換にバタツキを生じ易くなり、最悪の場
合ループフイルタ切換を繰り返すことになる。こ
れはテレビ画面ではチラツキとなり画質の低下と
なる。
本発明の目的は安定したループフイルタ切換特
性を有するPLL同期検波回路を提供することに
ある。
性を有するPLL同期検波回路を提供することに
ある。
本発明はループフイルタ切換特性にヒステリシ
ス特性を持たせ、バタツキの無い安定したループ
フイルタ切換特性が得られるようにしたものであ
る。
ス特性を持たせ、バタツキの無い安定したループ
フイルタ切換特性が得られるようにしたものであ
る。
以下、図面に基づいてこの発明に係るPLL同
期検波回路の一実施例を詳しく説明する。第１図
は本発明の一実施例の構成図である。なお、第３
図に示したPLL同期検波回路と同じ部分には同
じ番号を付している。第３図と違う点は、同期検
出力回路６０の出力によつて基準電圧を変化させ
るようにしている点である。従つて、同期検出回
路６０の入力特性はヒステリシス特性を有する。
期検波回路の一実施例を詳しく説明する。第１図
は本発明の一実施例の構成図である。なお、第３
図に示したPLL同期検波回路と同じ部分には同
じ番号を付している。第３図と違う点は、同期検
出力回路６０の出力によつて基準電圧を変化させ
るようにしている点である。従つて、同期検出回
路６０の入力特性はヒステリシス特性を有する。
第２図は上記同期検出回路６０の具体的回路例
である。なお、第４図に示した同期検出回路６と
同じ部分には同じ記号を付している。第４図と違
う点は比較回路へ供給される基準電圧を、トラン
ジスタQ1のコレクタと電源の間に抵抗R8を設け、
トランジスタQ1のコレクタ電位をトランジスタ
Q5、抵抗R9、電流源I1から成るレベルシフト回
路でレベルシフトした電位にしている点である。
である。なお、第４図に示した同期検出回路６と
同じ部分には同じ記号を付している。第４図と違
う点は比較回路へ供給される基準電圧を、トラン
ジスタQ1のコレクタと電源の間に抵抗R8を設け、
トランジスタQ1のコレクタ電位をトランジスタ
Q5、抵抗R9、電流源I1から成るレベルシフト回
路でレベルシフトした電位にしている点である。
従つて、トランジスタQ1がオンし、Q2がオフ
している時は基準電圧VREFは（VCC−R8I0−VBE
−R9I1）、トランジスタQ1がオフし、Q2がオンし
ている時は基準電圧VREFは（VCC−VBE−R9I1）
となり入出力特性にヒステリシスを生じることに
なる。従つてこのように構成した同期検出回路６
０では入出力特性にヒステリシス特性を有する
為、雑音等の外乱によるバタツキを生じない。
している時は基準電圧VREFは（VCC−R8I0−VBE
−R9I1）、トランジスタQ1がオフし、Q2がオンし
ている時は基準電圧VREFは（VCC−VBE−R9I1）
となり入出力特性にヒステリシスを生じることに
なる。従つてこのように構成した同期検出回路６
０では入出力特性にヒステリシス特性を有する
為、雑音等の外乱によるバタツキを生じない。
以上説明したように、この発明に係るPLL同
期検波回路は弱電界入力時及び雑音等の外乱によ
つてループフイルタの時定数切換えにバタツキを
生ぜず、従つて安定した検波性能を得ることがで
きる。
期検波回路は弱電界入力時及び雑音等の外乱によ
つてループフイルタの時定数切換えにバタツキを
生ぜず、従つて安定した検波性能を得ることがで
きる。
第１図は本発明に係るPLL同期検波回路の構
成図、第２図は本発明に係る同期検出回路の回路
図、第３図は従来のPLL同期検波回路の構成図、
第４図は従来の同期検出回路の回路図、第５図は
映像信号波形図である。 １…映像検波器、２…位相検波器、３…ループ
フイルタ、４…電圧制御発振器、５…移相器、７
…映像中間周波信号、８…映像信号、６０…同期
検出回路、VREF…基準電圧、VAV…平均電圧。
成図、第２図は本発明に係る同期検出回路の回路
図、第３図は従来のPLL同期検波回路の構成図、
第４図は従来の同期検出回路の回路図、第５図は
映像信号波形図である。 １…映像検波器、２…位相検波器、３…ループ
フイルタ、４…電圧制御発振器、５…移相器、７
…映像中間周波信号、８…映像信号、６０…同期
検出回路、VREF…基準電圧、VAV…平均電圧。
Claims (1)
- １ 映像検波出力を平滑して得た直流電圧と所定
の基準電圧とを比較し、PLLのループ定数を変
更するようにしたPLL同期検波回路において、
前記ループ定数の変更前と変更後で前記基準電圧
を変更し、ループ定数変更特性にヒステリシス特
性を持たせたことを特徴とするPLL同期検波回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265312A JPS61144123A (ja) | 1984-12-18 | 1984-12-18 | Ｐｌｌ同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265312A JPS61144123A (ja) | 1984-12-18 | 1984-12-18 | Ｐｌｌ同期検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144123A JPS61144123A (ja) | 1986-07-01 |
| JPH0347780B2 true JPH0347780B2 (ja) | 1991-07-22 |
Family
ID=17415447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59265312A Granted JPS61144123A (ja) | 1984-12-18 | 1984-12-18 | Ｐｌｌ同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144123A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014528B2 (ja) * | 1980-01-25 | 1985-04-13 | 日本電気株式会社 | 警報装置 |
| JPS58207773A (ja) * | 1982-05-28 | 1983-12-03 | Matsushita Electric Ind Co Ltd | 位相同期装置 |
-
1984
- 1984-12-18 JP JP59265312A patent/JPS61144123A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144123A (ja) | 1986-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| JPH02305103A (ja) | Ｆｍ復調器 | |
| JPH0249060B2 (ja) | ||
| US4806883A (en) | Multifrequency oscillator circuit | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP2844596B2 (ja) | Ｐｌｌ回路 | |
| JPS61144123A (ja) | Ｐｌｌ同期検波回路 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 | |
| JPS6124878B2 (ja) | ||
| JPH10209859A (ja) | Ｐｌｌ回路 | |
| JPH0119282B2 (ja) | ||
| CA1077144A (en) | Phase locked loop | |
| JP3420618B2 (ja) | ９０°移相手段を有した２逓倍回路及びｎｔｓｃ／ｐａｌ変換回路 | |
| JP3432999B2 (ja) | 色同期回路 | |
| JPS6244757B2 (ja) | ||
| JPS63153974A (ja) | Ｐｌｌ同期検波回路 | |
| JPH0317453Y2 (ja) | ||
| JP2752812B2 (ja) | ステレオ復調装置 | |
| JPH03780Y2 (ja) | ||
| JPS6029257Y2 (ja) | 水平ａｆｃ回路 | |
| JP2573074B2 (ja) | 電圧制御型発振器 | |
| JPS6025186Y2 (ja) | テレビジョン信号の受信検出回路 | |
| JPH08139568A (ja) | フィルタ制御回路 | |
| JPH02104176A (ja) | 映像中間周波数自動位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |