JPH0348825A - アクティブマトリクス液晶表示パネルの製造方法 - Google Patents
アクティブマトリクス液晶表示パネルの製造方法Info
- Publication number
- JPH0348825A JPH0348825A JP1185336A JP18533689A JPH0348825A JP H0348825 A JPH0348825 A JP H0348825A JP 1185336 A JP1185336 A JP 1185336A JP 18533689 A JP18533689 A JP 18533689A JP H0348825 A JPH0348825 A JP H0348825A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- electrode
- upper electrode
- ito film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011159 matrix material Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 7
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 2
- 241000282994 Cervidae Species 0.000 description 1
- 241000408495 Iton Species 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、上部電極−非線形抵抗膜−下部電極構造、い
わゆるＭＩＭ素子構造よりなる非線形抵抗素子を基板上
に形成したアクティブマトリクス液晶表示パネルの製造
方法に関する。
わゆるＭＩＭ素子構造よりなる非線形抵抗素子を基板上
に形成したアクティブマトリクス液晶表示パネルの製造
方法に関する。
近年液晶パネルを用いた表示装置は、大容量の一途をた
どっているが、単純マ） ＩＪソクス構成の表示装置に
マルチプレックス駆動を用いる方式は、高時分割化する
に従ってコントラストの低下を生じ、２００本程鹿の走
査線を有する場合では、十分なコントラストを得ること
が稚しくなってくる。
どっているが、単純マ） ＩＪソクス構成の表示装置に
マルチプレックス駆動を用いる方式は、高時分割化する
に従ってコントラストの低下を生じ、２００本程鹿の走
査線を有する場合では、十分なコントラストを得ること
が稚しくなってくる。
そこで、このような欠点を除去するために、個々の画素
にスイッチング素子をもうけたアクティブマトリクス液
晶表示パネルが採用されてきた。
にスイッチング素子をもうけたアクティブマトリクス液
晶表示パネルが採用されてきた。
該アクティブマトリクス液晶パネルの方式には大別する
と薄膜トランジスタを用いる三端子系と非線形素子を用
いる二端子系とが有るが構造、製造工程が簡単な点で二
端子系が優れている。また、二端子系にはダイオード型
、バリスタ型、ＭＩＭ型等が開発されているが、そのな
かでもＭＩＭ型は構造が簡単で製造工程が短い特徴があ
る。
と薄膜トランジスタを用いる三端子系と非線形素子を用
いる二端子系とが有るが構造、製造工程が簡単な点で二
端子系が優れている。また、二端子系にはダイオード型
、バリスタ型、ＭＩＭ型等が開発されているが、そのな
かでもＭＩＭ型は構造が簡単で製造工程が短い特徴があ
る。
こうした基本的な製造技術は特開昭５５−１６１２７３
号公報に開示されている。ところで、この構造のＭＩＭ
素子の製造には、合計３枚のマスクを必要とする。
号公報に開示されている。ところで、この構造のＭＩＭ
素子の製造には、合計３枚のマスクを必要とする。
これに対して第２図に示す構造のＭＩＭ素子は２枚のマ
スクで作ることができる。第２図（ｂｌは、第２図（ａ
）の平面図におけるＡ−Ａ線での拡大した断面図である
。このＭＩＭ素子について製造工程に従って第２図をも
ちいて説明する。まず、ガラス基板１上にＴａ膜２をス
パッタリング法で形成し、フォトエツチング法によりＴ
ａ膜２をパターンニングし、これにより、配線３とＭＩ
Ｍの下部電極４とをＴａ膜２で形成する。次に、Ｔａ膜
２を陽極酸化法により化成し、酸化層からなる非線形抵
抗膜５を形成する。更・に、ＭＩＭの上部電極６と液晶
駆動用電極７を兼ねるＩ Ｔ Ｏ（Ｉｎｄｉｎｕｍ−４
’１ｎ−Ｑｘｉｄｅ ）膜８をスパッタリング法で形成
しフォトエツチング法によりパターンニングする。
スクで作ることができる。第２図（ｂｌは、第２図（ａ
）の平面図におけるＡ−Ａ線での拡大した断面図である
。このＭＩＭ素子について製造工程に従って第２図をも
ちいて説明する。まず、ガラス基板１上にＴａ膜２をス
パッタリング法で形成し、フォトエツチング法によりＴ
ａ膜２をパターンニングし、これにより、配線３とＭＩ
Ｍの下部電極４とをＴａ膜２で形成する。次に、Ｔａ膜
２を陽極酸化法により化成し、酸化層からなる非線形抵
抗膜５を形成する。更・に、ＭＩＭの上部電極６と液晶
駆動用電極７を兼ねるＩ Ｔ Ｏ（Ｉｎｄｉｎｕｍ−４
’１ｎ−Ｑｘｉｄｅ ）膜８をスパッタリング法で形成
しフォトエツチング法によりパターンニングする。
すなわち、この構造のＭＩＭ素子は、Ｔａ膜２、および
上部電極６と液晶駆動用電極７とを兼ねるＩＴＯＮ８の
パターンニングの各工程に１枚ずつ合計２枚のマスクを
必要とするのみで、また構造も簡単である。この構造に
関する製造技術は特開昭５７−１２２４７６号公報に開
−示されている。
上部電極６と液晶駆動用電極７とを兼ねるＩＴＯＮ８の
パターンニングの各工程に１枚ずつ合計２枚のマスクを
必要とするのみで、また構造も簡単である。この構造に
関する製造技術は特開昭５７−１２２４７６号公報に開
−示されている。
第２図のようなＭＩＭ素子は少ないマスクで製造でき構
造も簡単であるという利点が有るが、ＩＴＯ膜のクロス
オーバ一部分での断線欠陥が発生し画素欠陥を発生し易
い。
造も簡単であるという利点が有るが、ＩＴＯ膜のクロス
オーバ一部分での断線欠陥が発生し画素欠陥を発生し易
い。
これを、第３図（ａ）、（ｂ）を用いて説明する。第３
図（ａ）は上部電極６としてのＩＴＯＴａＯ２厚が５Ｑ
ｎｍ以下の場合で下部電極４と非線形抵抗膜５０段差部
で十分ステップカバーできていないため段差部で上部電
極６の断線欠陥が発生している。
図（ａ）は上部電極６としてのＩＴＯＴａＯ２厚が５Ｑ
ｎｍ以下の場合で下部電極４と非線形抵抗膜５０段差部
で十分ステップカバーできていないため段差部で上部電
極６の断線欠陥が発生している。
次に、第３図（ｂ）は上部電極６としてのＩＴＯＴａＯ
２厚が３ＱＱｎｍ以上の場合で下部電極４と非線形抵抗
膜５の段差部でＩＴＯＴａＯ２−バーハング状の成長を
生じ該ＩＴＯ膜８のエツチング時にスパイクが発生し段
差部で上部電極６の断線欠陥を引き起こす。
２厚が３ＱＱｎｍ以上の場合で下部電極４と非線形抵抗
膜５の段差部でＩＴＯＴａＯ２−バーハング状の成長を
生じ該ＩＴＯ膜８のエツチング時にスパイクが発生し段
差部で上部電極６の断線欠陥を引き起こす。
本発明の目的は、このような課題を解決するために、該
ＭＩＭ素子の最適な上部電極の膜厚を限定することであ
る。
ＭＩＭ素子の最適な上部電極の膜厚を限定することであ
る。
上記の目的は、該ＭＩＭ素子の上部電極の膜厚を８Ｑｎ
ｍ〜２５０ｎｍに設定することによって解決される。
ｍ〜２５０ｎｍに設定することによって解決される。
以下、本発明の実施例について第１図（ａｌ〜（ｅｌお
よび、第２図（ａ）を用いて説明する。
よび、第２図（ａ）を用いて説明する。
第１図（ａ）〜［ｅｌに本発明の実施例を、製造工程に
従って説明する。まず第１図（ａ）に示すように、ガラ
ス基板１上の全面にＴａ膜２をスパッタリング法により
膜厚１５０ｎｍ〜３００ｎｍ形成する。
従って説明する。まず第１図（ａ）に示すように、ガラ
ス基板１上の全面にＴａ膜２をスパッタリング法により
膜厚１５０ｎｍ〜３００ｎｍ形成する。
次に第１図（ｂ）に示すように、フォトエツチング法に
よりＴａ膜２をエツチングしＭＩＭ素子の下部電極４と
配線６とを形成する。この下部電極４と配線６との平面
パターン形状を第２図（ａ）に示す。
よりＴａ膜２をエツチングしＭＩＭ素子の下部電極４と
配線６とを形成する。この下部電極４と配線６との平面
パターン形状を第２図（ａ）に示す。
次に第１図（Ｃ）に示すように、陽極酸化法により０、
１％のクエン酸浴を用いＴａ膜２表面に非線形抵抗膜５
として’ｒａ、ｏ、を５Ｑｎｍの厚さで形成する。次に
第１図（ｄ）に示すように、スパッタリング法により上
部電極４と液晶駆動用電極５と兼ねるＩＴＯＴａＯ２２
００ｎｍ形成する。このときのスパッタリング条件は、 ガス種： Ａｒ＋０２ （ｏ、ｓ％〜１．５％）ガス圧
： ２Ｘ１０−’ＴｏｒｒＸ９ＸＩＯ−３Ｔｏｒｒ基板
温度：２５０℃〜４００°Ｃ 堆積速度： ５Ｑｎｍ／ｍｉｎ ＋＋＋１５０ｎｍ／ｍ
ｉｎターゲット：ＩＴＯ酸化物ターゲット 次に第１図（ｅ）に示すよう、に、後フォトエツチング
によ’）ＩＴＯＴａＯ２ターンニングしＭ Ｉ Ｍ素子
の上部電極６と液晶駆動用電極７とを同時に形成する。
１％のクエン酸浴を用いＴａ膜２表面に非線形抵抗膜５
として’ｒａ、ｏ、を５Ｑｎｍの厚さで形成する。次に
第１図（ｄ）に示すように、スパッタリング法により上
部電極４と液晶駆動用電極５と兼ねるＩＴＯＴａＯ２２
００ｎｍ形成する。このときのスパッタリング条件は、 ガス種： Ａｒ＋０２ （ｏ、ｓ％〜１．５％）ガス圧
： ２Ｘ１０−’ＴｏｒｒＸ９ＸＩＯ−３Ｔｏｒｒ基板
温度：２５０℃〜４００°Ｃ 堆積速度： ５Ｑｎｍ／ｍｉｎ ＋＋＋１５０ｎｍ／ｍ
ｉｎターゲット：ＩＴＯ酸化物ターゲット 次に第１図（ｅ）に示すよう、に、後フォトエツチング
によ’）ＩＴＯＴａＯ２ターンニングしＭ Ｉ Ｍ素子
の上部電極６と液晶駆動用電極７とを同時に形成する。
この上部−電極６と液晶駆動用電極７との平面パターン
形状を第２図（ａ）に示す。
形状を第２図（ａ）に示す。
以上の説明で明らかなように、上記Ｍ Ｉ ＭのＩＴＯ
膜の膜厚を８０ｎｍ〜２５０ｎｍと限定することにより
下部電極と非線形抵抗膜との段差部におけるクロスオー
バ一部分でのＩＴＯ膜の段差被覆性を良好にし該ＩＴＯ
膜の断線欠陥を減少することができる。したがって液晶
表示装置の表示品質が向上する。
膜の膜厚を８０ｎｍ〜２５０ｎｍと限定することにより
下部電極と非線形抵抗膜との段差部におけるクロスオー
バ一部分でのＩＴＯ膜の段差被覆性を良好にし該ＩＴＯ
膜の断線欠陥を減少することができる。したがって液晶
表示装置の表示品質が向上する。
第１図は本発明におけるアクティブマトリクス液晶表示
パネルの製造方法を工程順に示す断面図、第２図（ａｌ
、（ｂｌはアクティブマトリクス液晶表示パネルを示し
、第２図（ａ）は平面図、第２図（ｂ）は断面図、第３
図（ａｌ、 （ｂ）は従来のアクティブマトリクス液晶
表示パネルの課題を説明するための断面図である。 １・・・・・・ガラス基板、２・・・・・・Ｔａ膜、６
・・・・・・配線、４・・・・・・下部電極、５・・・
・・・非線形抵抗膜、６・・・・・・上部電極、７・・
・・・・液晶駆動用電極、８・・・・・・ＩＴＯ膜。 第２図 （Ｇ） （ｂ） 第１図 第３図 （Ｑ） （ｂ）
パネルの製造方法を工程順に示す断面図、第２図（ａｌ
、（ｂｌはアクティブマトリクス液晶表示パネルを示し
、第２図（ａ）は平面図、第２図（ｂ）は断面図、第３
図（ａｌ、 （ｂ）は従来のアクティブマトリクス液晶
表示パネルの課題を説明するための断面図である。 １・・・・・・ガラス基板、２・・・・・・Ｔａ膜、６
・・・・・・配線、４・・・・・・下部電極、５・・・
・・・非線形抵抗膜、６・・・・・・上部電極、７・・
・・・・液晶駆動用電極、８・・・・・・ＩＴＯ膜。 第２図 （Ｇ） （ｂ） 第１図 第３図 （Ｑ） （ｂ）
Claims (1)
- 基板上に金属層からなる下部電極を形成し、該下部電極
上に非線形抵抗膜を形成し、該非線形抵抗膜上に透明電
極からなる上部電極を形成したＭＩＭ素子を有するアク
ティブマトリクス液晶表示パネルの製造方法において、
前記上部電極の膜厚を８０ｎｍ〜２５０ｎｍで形成する
事を特徴とするアクティブマトリクス液晶表示パネルの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185336A JPH0348825A (ja) | 1989-07-18 | 1989-07-18 | アクティブマトリクス液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185336A JPH0348825A (ja) | 1989-07-18 | 1989-07-18 | アクティブマトリクス液晶表示パネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348825A true JPH0348825A (ja) | 1991-03-01 |
Family
ID=16169021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185336A Pending JPH0348825A (ja) | 1989-07-18 | 1989-07-18 | アクティブマトリクス液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348825A (ja) |
-
1989
- 1989-07-18 JP JP1185336A patent/JPH0348825A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| JPH03232274A (ja) | 液晶表示装置 | |
| JPH10253992A (ja) | 液晶表示装置及びその製造方法 | |
| JPH03246524A (ja) | 液晶素子 | |
| JP2012133367A (ja) | Ｔｆｔ基板及びその製造方法 | |
| JPH09292629A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH0285826A (ja) | 表示パネル | |
| JPH04232922A (ja) | 液晶表示装置の製造方法 | |
| JPH0348825A (ja) | アクティブマトリクス液晶表示パネルの製造方法 | |
| JPS62286271A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JPH10268339A (ja) | アクティブマトリクス基板、該基板を用いた液晶表示装置ならびに配線の剥離および断線を防止する方法 | |
| JP3588581B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0331823A (ja) | 液晶表示装置及び電極基板の製造方法 | |
| JPH0345933A (ja) | Ｍｉｍ型非線形スイッチング素子の製造方法 | |
| KR100458122B1 (ko) | 액정 표시장치의 연성 ｍｉｍ 소자 제조방법 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| JP3341346B2 (ja) | 非線形素子の製造方法 | |
| JPH04198923A (ja) | 表示装置の製造方法 | |
| JPH07168208A (ja) | アクティブマトリックス方式液晶表示体 | |
| JPH0342632A (ja) | アクティブマトリクス液晶表示パネルの製造方法 | |
| JPH01114826A (ja) | 液晶表示素子 | |
| KR100796483B1 (ko) | 액정표시소자의 제조방법 | |
| JPH0345932A (ja) | アクティブマトリクス液晶表示パネルの製造方法 | |
| JPS6314128A (ja) | 表示装置用薄膜ダイオ−ド | |
| JPS63218925A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 |