JPH0351010B2 - - Google Patents
Info
- Publication number
- JPH0351010B2 JPH0351010B2 JP59110433A JP11043384A JPH0351010B2 JP H0351010 B2 JPH0351010 B2 JP H0351010B2 JP 59110433 A JP59110433 A JP 59110433A JP 11043384 A JP11043384 A JP 11043384A JP H0351010 B2 JPH0351010 B2 JP H0351010B2
- Authority
- JP
- Japan
- Prior art keywords
- store
- buffer
- information
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特に情報処理装
置における主記憶装置のメモリ内容処理方式に関
する。
置における主記憶装置のメモリ内容処理方式に関
する。
従来技術
演算処理装置から主記憶装置への情報の格納処
理方式としては、演算処理装置が当該情報の格納
の完了を待つことなく次の処理ステツプに移るこ
とが可能であるために、一般にはいわゆるストア
バツフアが用いられている。すなわち、演算処理
装置から出力されたストアリクエストがストアバ
ツフアに一旦格納されてその時点で演算処理装置
は次の処理を開始し、このストアバツフアから
は、主記憶装置に対して送出可能状態を確認して
後に当該ストアリクエストが送出されるようにな
つている。
理方式としては、演算処理装置が当該情報の格納
の完了を待つことなく次の処理ステツプに移るこ
とが可能であるために、一般にはいわゆるストア
バツフアが用いられている。すなわち、演算処理
装置から出力されたストアリクエストがストアバ
ツフアに一旦格納されてその時点で演算処理装置
は次の処理を開始し、このストアバツフアから
は、主記憶装置に対して送出可能状態を確認して
後に当該ストアリクエストが送出されるようにな
つている。
ところで、演算処理装置からストアリクエスト
を送出する場合、このストアリクエストのストア
データが格納されるべき主記憶装置の記憶位置の
写しがバツフアメモリに存在するならば、この記
憶位置の写しを上記ストアデータにより更新する
必要が生じる。そこで、この種の情報処理装置で
は、演算処理装置から主記憶装置へのストアリク
エスト送出タイミングを合わせるための上記スト
アバツフアとは別に、当該ストアリクエストによ
るバツフアメモリの更新のタイミングを合わせる
ための他のストアバツフアを独立に設けている。
を送出する場合、このストアリクエストのストア
データが格納されるべき主記憶装置の記憶位置の
写しがバツフアメモリに存在するならば、この記
憶位置の写しを上記ストアデータにより更新する
必要が生じる。そこで、この種の情報処理装置で
は、演算処理装置から主記憶装置へのストアリク
エスト送出タイミングを合わせるための上記スト
アバツフアとは別に、当該ストアリクエストによ
るバツフアメモリの更新のタイミングを合わせる
ための他のストアバツフアを独立に設けている。
よつて、ストアバツフアが２つ必要となつてハ
ードウエアの増大を招来するという欠点がある。
ードウエアの増大を招来するという欠点がある。
発明の目的
本発明の目的は、主記憶掃出し機能とバツフア
メモリ掃出し機能とを有する単一のリクエストス
トアバツフアを設けてハードウエアの減少を図る
ことが可能な情報処理装置を提供することであ
る。
メモリ掃出し機能とを有する単一のリクエストス
トアバツフアを設けてハードウエアの減少を図る
ことが可能な情報処理装置を提供することであ
る。
発明の構成
本発明によれば、主記憶装置と、前記主記憶装
置の内容を一時的に格納するバツフアメモリと、
前記主記憶装置に対してデータの書込みを指示す
るためのストアデータ及びストアアドレスからな
るストアリクエスト情報を生成する演算処理装置
と、前記ストアリクエストの発生に応答して対応
するストアデータが前記バツフアメモリ内に格納
されているか否かを検出して格納有無表示情報を
生成する手段とを含む情報処理装置であつて、前
記ストアリクエスト情報を複数格納可能な複数の
エントリを有するストアバツフアと、前記エント
リに夫々対応して設けられ前記格納有無表示情報
を格納可能な複数のエントリを有する表示バツフ
アと、前記ストアリクエストの発生毎に夫々応答
して対応ストアリクエスト情報及び対応格納有無
表示情報を前記ストアバツフア及び前記表示バツ
フアの対応エントリへ順次書込む書込み手段と、
前記ストアリクエストの発生とは非同期に前記ス
トアバツフアのエントリの内容を順次読出して前
記主記憶装置へ送出する第１の読出し手段と、前
記ストアリクエストの発生とは非同期に前記スト
アバツフア及び前記表示バツフアの対応エントリ
の内容を順次アクセスし、そのときの表示バツフ
アのエントリ内容が格納有りを示しているときの
みストアリクエストの対応エントリの内容を前記
バツフアメモリへ送出する第２の読出し手段とを
含むことを特徴とする情報処理装置が得られる。
置の内容を一時的に格納するバツフアメモリと、
前記主記憶装置に対してデータの書込みを指示す
るためのストアデータ及びストアアドレスからな
るストアリクエスト情報を生成する演算処理装置
と、前記ストアリクエストの発生に応答して対応
するストアデータが前記バツフアメモリ内に格納
されているか否かを検出して格納有無表示情報を
生成する手段とを含む情報処理装置であつて、前
記ストアリクエスト情報を複数格納可能な複数の
エントリを有するストアバツフアと、前記エント
リに夫々対応して設けられ前記格納有無表示情報
を格納可能な複数のエントリを有する表示バツフ
アと、前記ストアリクエストの発生毎に夫々応答
して対応ストアリクエスト情報及び対応格納有無
表示情報を前記ストアバツフア及び前記表示バツ
フアの対応エントリへ順次書込む書込み手段と、
前記ストアリクエストの発生とは非同期に前記ス
トアバツフアのエントリの内容を順次読出して前
記主記憶装置へ送出する第１の読出し手段と、前
記ストアリクエストの発生とは非同期に前記スト
アバツフア及び前記表示バツフアの対応エントリ
の内容を順次アクセスし、そのときの表示バツフ
アのエントリ内容が格納有りを示しているときの
みストアリクエストの対応エントリの内容を前記
バツフアメモリへ送出する第２の読出し手段とを
含むことを特徴とする情報処理装置が得られる。
実施例
以下に図面を用いて本発明の実施例を説明す
る。
る。
第１図は本発明の実施例のブロツク図であり、
１は演算処理装置、２は主記憶装置、３はストア
データバツフア部、４はストアアドレスバツフア
部、５はバツフアメモリのアドレスアレイ、６は
バツフアメモリのデータアレイである。また、７
はストアデータレジスタ、８はアドレスレジス
タ、９はデータアレイ書込レジスタ、１０〜１２
は選択器、１３，１４は比較器、１５は制御部を
示している。
１は演算処理装置、２は主記憶装置、３はストア
データバツフア部、４はストアアドレスバツフア
部、５はバツフアメモリのアドレスアレイ、６は
バツフアメモリのデータアレイである。また、７
はストアデータレジスタ、８はアドレスレジス
タ、９はデータアレイ書込レジスタ、１０〜１２
は選択器、１３，１４は比較器、１５は制御部を
示している。
第２図は第１図のストアデータバツフア部３及
びストアアドレスバツフア部４の具体例を示す図
であり、３−１はストアデータバツフア、３ａは
書込みポインタ、３ｂ及び３ｃは読出しポイン
タ、４−１はストアアドレスバツフア、４−２は
バツフアメモリ掃出表示バツフアである。
びストアアドレスバツフア部４の具体例を示す図
であり、３−１はストアデータバツフア、３ａは
書込みポインタ、３ｂ及び３ｃは読出しポイン
タ、４−１はストアアドレスバツフア、４−２は
バツフアメモリ掃出表示バツフアである。
以下に、第１，２図を用いて本発明の実施例の
動作を詳述する。
動作を詳述する。
まずリード動作について述べれば、演算処理装
置１からリードリクエストが出されるとそのリー
ドアドレスが選択器１０を介してアドレスレジス
タ８に格納され、その出力によりアドレスアレイ
５を索引し、比較器１４によつて該当ブロツクが
データアレイ６に存在する（以下リードFDBと
呼ぶ）かが検出される。同時にアドレスレジスタ
８の出力によつてアトアバツフア内に同一アドレ
スのストアリクエストが存在する（以下ストアア
ドレスマツチと呼ぶ）か否かが比較器１３によつ
て検出される。
置１からリードリクエストが出されるとそのリー
ドアドレスが選択器１０を介してアドレスレジス
タ８に格納され、その出力によりアドレスアレイ
５を索引し、比較器１４によつて該当ブロツクが
データアレイ６に存在する（以下リードFDBと
呼ぶ）かが検出される。同時にアドレスレジスタ
８の出力によつてアトアバツフア内に同一アドレ
スのストアリクエストが存在する（以下ストアア
ドレスマツチと呼ぶ）か否かが比較器１３によつ
て検出される。
もしリードFDBが検出されかつストアアドレ
スマツチが検出されないならば、データアレイ６
から該当データが読み出され、演算処理装置１に
送出される。リードFDBが検出されず、ストア
アドレスマツチも検出されないと、アドレスレジ
スタ８から選択器１２を介して主記憶装置２にリ
ードアドレスが送られ、該当ブロツクの読出しが
行なわれ、その読出しデータは演算処理装置１に
送られると共に選択器１１を介してデータアレイ
書込レジスタ９に格納されデータアレイ６の更新
が行なわれる。ストアアドレスマツチが検出され
たならば、ストアアドレスバツフア４−１、スト
アデータバツフア３−１の該当エントリが掃出さ
れるまでリードアドレスがアドレスレジスタ８に
ホールドされ、上記掃出しが行なわれた後に上記
リード動作が行なわれる。
スマツチが検出されないならば、データアレイ６
から該当データが読み出され、演算処理装置１に
送出される。リードFDBが検出されず、ストア
アドレスマツチも検出されないと、アドレスレジ
スタ８から選択器１２を介して主記憶装置２にリ
ードアドレスが送られ、該当ブロツクの読出しが
行なわれ、その読出しデータは演算処理装置１に
送られると共に選択器１１を介してデータアレイ
書込レジスタ９に格納されデータアレイ６の更新
が行なわれる。ストアアドレスマツチが検出され
たならば、ストアアドレスバツフア４−１、スト
アデータバツフア３−１の該当エントリが掃出さ
れるまでリードアドレスがアドレスレジスタ８に
ホールドされ、上記掃出しが行なわれた後に上記
リード動作が行なわれる。
ストア動作に関しては、演算処理装置１からス
トアリクエストが出され、ストアアドレスが選択
器１０を介してアドレスレジスタ８に格納され、
一方ストアデータはストアデータレジスタ７に格
納される。アドレスレジスタ８の出力でアドレス
アレイ５を索引し、比較器１４によつて該当ブロ
ツクがデータアレイ６に存在する（以下ストア
FDBと呼ぶ）かを検出し、その情報を書き込み
ポインタ３ａで指定されているバツフアメモリ掃
出表示バツフア４−２のエントリに格納し、同時
にアドレスレジスタ８からはストアアドレスバツ
フア４−１のエントリにストアアドレスが、スト
アデータレジスタ７からはストアデータバツフア
３−１のエントリにストアデータが夫々格納さ
れ、書込みポインタ３ａがインクリメントされ
る。
トアリクエストが出され、ストアアドレスが選択
器１０を介してアドレスレジスタ８に格納され、
一方ストアデータはストアデータレジスタ７に格
納される。アドレスレジスタ８の出力でアドレス
アレイ５を索引し、比較器１４によつて該当ブロ
ツクがデータアレイ６に存在する（以下ストア
FDBと呼ぶ）かを検出し、その情報を書き込み
ポインタ３ａで指定されているバツフアメモリ掃
出表示バツフア４−２のエントリに格納し、同時
にアドレスレジスタ８からはストアアドレスバツ
フア４−１のエントリにストアアドレスが、スト
アデータレジスタ７からはストアデータバツフア
３−１のエントリにストアデータが夫々格納さ
れ、書込みポインタ３ａがインクリメントされ
る。
以上の動作で演算処理装置１はストアリクエス
トが処理されたものとして次の処理に移る。
トが処理されたものとして次の処理に移る。
上記動作とは非同期に次の２つのストアバツフ
ア動作が行なわれる。第１の動作は主記憶装置２
への掃出し動作であり、主記憶装置２へリクエス
ト送出可能の場合、第１の読み出しポインタ３ｂ
で指定されているストアデータバツフア３−１の
エントリのストアデータは主記憶装置２へ、スト
アアドレスバツフア４−１のエントリのストアア
ドレスは選択器１２を介して主記憶装置２へ夫々
送出され、第１の読み出しポインタ３ｂはインク
リメントされる。
ア動作が行なわれる。第１の動作は主記憶装置２
への掃出し動作であり、主記憶装置２へリクエス
ト送出可能の場合、第１の読み出しポインタ３ｂ
で指定されているストアデータバツフア３−１の
エントリのストアデータは主記憶装置２へ、スト
アアドレスバツフア４−１のエントリのストアア
ドレスは選択器１２を介して主記憶装置２へ夫々
送出され、第１の読み出しポインタ３ｂはインク
リメントされる。
第２の動作はバツフアメモリへの掃出し動作で
あり、第２の読出しポインタ３ｃが指定している
バツフアメモリ掃出表示バツフア４−２のエント
リがストアFDBを示していなければ、第２の読
出しポインタ３ｃのインクリメントだけが行なわ
れる。上記エントリがストアFDBを示しており、
かつバツフアメモリの更新が可能な場合、第２の
読出しポインタ３ｃが示すストアアドレスバツフ
ア４−１のエントリであるストアアドレスが選択
器１０を介してアドレスレジスタ８に格納され、
ストアデータバツフア３−１のエントリであるス
トアデータが選択器１１を介してデータアレイ書
込みレジスタ９に格納され、アドレスレジスタ８
の出力で指定されるデータアレイ６のエントリに
データアレイ書込レジスタ９の内容が格納され
る。
あり、第２の読出しポインタ３ｃが指定している
バツフアメモリ掃出表示バツフア４−２のエント
リがストアFDBを示していなければ、第２の読
出しポインタ３ｃのインクリメントだけが行なわ
れる。上記エントリがストアFDBを示しており、
かつバツフアメモリの更新が可能な場合、第２の
読出しポインタ３ｃが示すストアアドレスバツフ
ア４−１のエントリであるストアアドレスが選択
器１０を介してアドレスレジスタ８に格納され、
ストアデータバツフア３−１のエントリであるス
トアデータが選択器１１を介してデータアレイ書
込みレジスタ９に格納され、アドレスレジスタ８
の出力で指定されるデータアレイ６のエントリに
データアレイ書込レジスタ９の内容が格納され
る。
発明の効果
叙上の如く、本発明によれば、１つのストアバ
ツフアに主記憶装置掃出機能と、バツフアメモリ
掃出機能とを設ける構成としたので、情報処理装
置のハードウエアを少くすることが可能となる効
果がある。
ツフアに主記憶装置掃出機能と、バツフアメモリ
掃出機能とを設ける構成としたので、情報処理装
置のハードウエアを少くすることが可能となる効
果がある。
第１図は本発明の実施例のブロツク図、第２図
は第１図のストアバツフアの詳細を示すブロツク
図である。 主要部分の符号の説明、１……演算処理装置、
２……主記憶装置、３……ストアデータバツフア
部、４……ストアアドレスバツフア部、５……ア
ドレスアレイ、６……データアレイ、７……スト
アデータレジスタ、８……アドレスレジスタ、９
……データアレイ書込みレジスタ。
は第１図のストアバツフアの詳細を示すブロツク
図である。 主要部分の符号の説明、１……演算処理装置、
２……主記憶装置、３……ストアデータバツフア
部、４……ストアアドレスバツフア部、５……ア
ドレスアレイ、６……データアレイ、７……スト
アデータレジスタ、８……アドレスレジスタ、９
……データアレイ書込みレジスタ。
Claims (1)
- １ 主記憶装置と、前記主記憶装置の内容を一時
的に格納するバツフアメモリと、前記主記憶装置
に対してデータの書込みを指示するためのストア
データ及びストアアドレスからなるストアリクエ
スト情報を生成する演算処理装置と、前記ストア
リクエストの発生に応答して対応するストアデー
タが前記バツフアメモリ内に格納されているか否
かを検出して格納有無表示情報を生成する手段と
を含む情報処理装置であつて、前記ストアリクエ
スト情報を複数格納可能な複数のエントリを有す
るストアバツフアと、前記エントリに夫々対応し
て設けられ前記格納有無表示情報を格納可能な複
数のエントリを有する表示バツフアと、前記スト
アリクエストの発生毎に夫々応答して対応ストア
リクエスト情報及び対応格納有無表示情報を前記
ストアバツフア及び前記表示バツフアの対応エン
トリへ順次書込む書込み手段と、前記ストアリク
エストの発生とは非同期に前記ストアバツフアの
エントリの内容を順次読出して前記主記憶装置へ
送出する第１の読出し手段と、前記ストアリクエ
ストの発生とは非同期に前記ストアバツフア及び
前記表示バツフアの対応エントリの内容を順次ア
クセスし、そのときの表示バツフアのエントリ内
容が格納有りを示しているときのみストアリクエ
ストの対応エントリの内容を前記バツフアメモリ
へ送出する第２の読出し手段とを含むことを特徴
とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110433A JPS60254256A (ja) | 1984-05-30 | 1984-05-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110433A JPS60254256A (ja) | 1984-05-30 | 1984-05-30 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254256A JPS60254256A (ja) | 1985-12-14 |
| JPH0351010B2 true JPH0351010B2 (ja) | 1991-08-05 |
Family
ID=14535610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59110433A Granted JPS60254256A (ja) | 1984-05-30 | 1984-05-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254256A (ja) |
-
1984
- 1984-05-30 JP JP59110433A patent/JPS60254256A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254256A (ja) | 1985-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8365031B2 (en) | Soft error correction method, memory control apparatus and memory system | |
| US4987532A (en) | Electronic computer system with means for issuing a non-store request before executing state transition prosecution | |
| JP3281211B2 (ja) | 同期式メモリを有する情報処理装置および同期式メモリ | |
| JPH0351010B2 (ja) | ||
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2853555B2 (ja) | 記憶制御装置 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JP2604604B2 (ja) | スタック制御装置 | |
| JP2531209B2 (ja) | チャネル装置 | |
| JP3144979B2 (ja) | プログラム処理装置及び処理方法 | |
| JPH0439099B2 (ja) | ||
| JP2805786B2 (ja) | 情報処理装置 | |
| JP3351337B2 (ja) | Ｄｍａ方法及び装置 | |
| JPH04175944A (ja) | データ処理装置 | |
| JPH01129334A (ja) | キャッシュメモリのデータ制御方式 | |
| JPS6218064B2 (ja) | ||
| JPH03142536A (ja) | 記憶装置の診断方式 | |
| JPS61148543A (ja) | メモリアクセスリクエスト処理方式 | |
| JPH03132851A (ja) | 書込みデータ縮退回路 | |
| JPS63108855A (ja) | 電子フアイリングシステム | |
| JPH0488446A (ja) | ストアバッファ制御装置 | |
| JPH04342045A (ja) | イメージメモリ制御回路 | |
| JPH0528042A (ja) | キヤツシユメモリ制御方式 | |
| JPS6394359A (ja) | デ−タ転送方法 |