JPH0353519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0353519A JPH0353519A JP18941289A JP18941289A JPH0353519A JP H0353519 A JPH0353519 A JP H0353519A JP 18941289 A JP18941289 A JP 18941289A JP 18941289 A JP18941289 A JP 18941289A JP H0353519 A JPH0353519 A JP H0353519A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact hole
- phosphorus
- silicon film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 35
- 239000011574 phosphorus Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 6
- 229910017604 nitric acid Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にコンタクト
ホールの埋込み方法に関する。
ホールの埋込み方法に関する。
半導体装置を微細化する手段の一つとして、コンタクト
ホールを多結晶シリコンあるいは高融点金属を用いて埋
込み平坦化するという方法がある． 多結晶シリコンを用いた従来技術を第３図（ａ），（ｂ
）を参照して説明する。
ホールを多結晶シリコンあるいは高融点金属を用いて埋
込み平坦化するという方法がある． 多結晶シリコンを用いた従来技術を第３図（ａ），（ｂ
）を参照して説明する。
第３図（ａ）に示すように、Ｐ型半導体基板１（シリコ
ン》にＮ＋拡散層２を少なくとも選択的に形成する．気
相成長法によるシリコン酸化膜３を被着後、コンタクト
ホールを開ける．次に多結晶シリコンを被着し、熱拡散
によりリンを添加し導電性多結晶シリコンｗＡ４を形或
する。次にノンドープ多結晶シリコン膜５を被着する。
ン》にＮ＋拡散層２を少なくとも選択的に形成する．気
相成長法によるシリコン酸化膜３を被着後、コンタクト
ホールを開ける．次に多結晶シリコンを被着し、熱拡散
によりリンを添加し導電性多結晶シリコンｗＡ４を形或
する。次にノンドープ多結晶シリコン膜５を被着する。
次に、第３図（ｂ）に示すように、異方性ドライエッチ
ング法により、コンタクトホール内の多結晶シリコン膜
４．５は残し、そ他の領域の多結晶シリコンを除去する
．次にＡＪ２配線６を形成する。
ング法により、コンタクトホール内の多結晶シリコン膜
４．５は残し、そ他の領域の多結晶シリコンを除去する
．次にＡＪ２配線６を形成する。
上述した従来のコンタクトホール埋込方法は異方性ドラ
イエッチング法により多結晶シリコン膜をエッチングす
るが、被着した多結晶シリコン膜の膜厚のばらつきや異
方性ドライエッチングのエッチング速度のばらつきによ
り半導体基板内の場所によってはオーバーエッチになる
ところがある．そのような処ではコンタクトホール内に
は埋込むべき多結晶シリコンが残らず、急峻な段差が生
じ、配線層を形或するとき、第４図に示すように、配線
の段切れが生じるという欠点がある。
イエッチング法により多結晶シリコン膜をエッチングす
るが、被着した多結晶シリコン膜の膜厚のばらつきや異
方性ドライエッチングのエッチング速度のばらつきによ
り半導体基板内の場所によってはオーバーエッチになる
ところがある．そのような処ではコンタクトホール内に
は埋込むべき多結晶シリコンが残らず、急峻な段差が生
じ、配線層を形或するとき、第４図に示すように、配線
の段切れが生じるという欠点がある。
本発明の目的は、多結晶シリコンでコンタクトホールを
再現性よく埋込むことのできる半導体装置の製造方法を
提供することにある． 〔課題を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板の一主面
上にコンタクトホールを有する絶縁膜を形成したのち、
第１の多結晶シリコン膜を前記コンタクトホールを埋込
まない膜厚で被着する工程と、前記第１の多結晶シリコ
ン膜にリンを添加する工程と、前記第１の多結晶シリコ
ン膜上に第２の多結晶シリコン膜を前記コンタクトホー
ルを埋込む膜厚で被着する工程と、前記コンタクトホー
ル内部を除き前記第２の多結晶シリコン膜にリンを添加
する工程と、コンタクトホール内部以外のリン添加され
た前記第１の多結晶シリコン膜とリン添加された前記第
２の多結晶シリコン膜とを除去する工程とを含むという
ものである。
再現性よく埋込むことのできる半導体装置の製造方法を
提供することにある． 〔課題を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板の一主面
上にコンタクトホールを有する絶縁膜を形成したのち、
第１の多結晶シリコン膜を前記コンタクトホールを埋込
まない膜厚で被着する工程と、前記第１の多結晶シリコ
ン膜にリンを添加する工程と、前記第１の多結晶シリコ
ン膜上に第２の多結晶シリコン膜を前記コンタクトホー
ルを埋込む膜厚で被着する工程と、前記コンタクトホー
ル内部を除き前記第２の多結晶シリコン膜にリンを添加
する工程と、コンタクトホール内部以外のリン添加され
た前記第１の多結晶シリコン膜とリン添加された前記第
２の多結晶シリコン膜とを除去する工程とを含むという
ものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための主な工程順に示した半導体チップの断面図であ
る。
るための主な工程順に示した半導体チップの断面図であ
る。
まず、第１図（ａ）に示すように、Ｐ型半導体基板１１
にＮ＋拡散層１２を少なくとも選択的に形成する．気相
酸化膜或長法によりシリコン酸化膜１３を１．０μｎ被
着し、１．０μｍＸ１．０μｍの開口径のコンタクトホ
ールを開ける．次に多結晶シリコン膜を厚さ２００ｎｍ
被着し、熱拡敗によりリンを添加する．Ｎ＋拡散層１２
と後工程で形成する配線層とを低抵抗に接続するためで
ある．このようにして形成された導電性多結晶シリコン
膜１４は、前述のコンタクトホールと下地のＮ＋拡散層
１２の表面を覆うのみでコンタクトホールは埋込んでい
ない。
にＮ＋拡散層１２を少なくとも選択的に形成する．気相
酸化膜或長法によりシリコン酸化膜１３を１．０μｎ被
着し、１．０μｍＸ１．０μｍの開口径のコンタクトホ
ールを開ける．次に多結晶シリコン膜を厚さ２００ｎｍ
被着し、熱拡敗によりリンを添加する．Ｎ＋拡散層１２
と後工程で形成する配線層とを低抵抗に接続するためで
ある．このようにして形成された導電性多結晶シリコン
膜１４は、前述のコンタクトホールと下地のＮ＋拡散層
１２の表面を覆うのみでコンタクトホールは埋込んでい
ない。
次に、第１図（ｂ）に示すように、ノンドーブ多結晶シ
リコン膜１５を厚さ８００ｎｍ被着してコンタクトホー
ルを埋込んだのち、イオン注入法により、リンがコンタ
クト内の多結晶シリコンには添加されない条件、この場
合は５５０ｋｅＶ，ｌ Ｘ Ｉ Ｏ １６ｃｒｓ−２で
リンを注入する．１７はリンドープ多結晶シリコン膜、
１８は熱拡散によりリンが添加された領域（１４〉にさ
らに、イオン注入でリンが添加された高濃度のリンドー
プ多結晶シリコン膜である。
リコン膜１５を厚さ８００ｎｍ被着してコンタクトホー
ルを埋込んだのち、イオン注入法により、リンがコンタ
クト内の多結晶シリコンには添加されない条件、この場
合は５５０ｋｅＶ，ｌ Ｘ Ｉ Ｏ １６ｃｒｓ−２で
リンを注入する．１７はリンドープ多結晶シリコン膜、
１８は熱拡散によりリンが添加された領域（１４〉にさ
らに、イオン注入でリンが添加された高濃度のリンドー
プ多結晶シリコン膜である。
次に、第１図（ｃ）に示すように、フッ酸と硝酸との混
合液を用いてコンタクトホール内の多結晶シリコン１４
．１５は残し、それ以外の領域の多結晶シリコン１７．
１８を除去する。次に、Ａｆｆｉ配線層１６を形成する
。
合液を用いてコンタクトホール内の多結晶シリコン１４
．１５は残し、それ以外の領域の多結晶シリコン１７．
１８を除去する。次に、Ａｆｆｉ配線層１６を形成する
。
リン濃度の高い多結晶シリコンはリン濃度の低い多結晶
シリコンよりもフッ酸と硝酸との混合液に対しエッチン
グ速度が速いので、ノンドープ多結晶シリコンをコンタ
クトホール内に確実に残すことができ、多結晶シリコン
が埋込れたコンタクトホールを安定して製造できる。
シリコンよりもフッ酸と硝酸との混合液に対しエッチン
グ速度が速いので、ノンドープ多結晶シリコンをコンタ
クトホール内に確実に残すことができ、多結晶シリコン
が埋込れたコンタクトホールを安定して製造できる。
本発明の第２の実施例を第２図（ａ）〜（ｃ）を参照し
て説明する。
て説明する。
まず、第２図（ａ）に示すように、Ｐ型半導体基板２１
にＮ＋拡散層２２を形或する。気相酸化膜或長法により
酸化シリコン膜２３を１．０μｍ被着し、１．０μｍＸ
１．０μｍの開口径のコンタクトホールを開ける．次に
多結晶シリコンを２００ｎｍ被着し、熱拡散によりリン
を添加する。
にＮ＋拡散層２２を形或する。気相酸化膜或長法により
酸化シリコン膜２３を１．０μｍ被着し、１．０μｍＸ
１．０μｍの開口径のコンタクトホールを開ける．次に
多結晶シリコンを２００ｎｍ被着し、熱拡散によりリン
を添加する。
次にノンドープ多結晶シリコン膜２５を８００ｎｍ被着
する。ここまでは第１の実施例と同様である．次にイオ
ン注入法により３００ｋｅＶ，Ｉ Ｘ １ ０ １６ｃ
ｍ−２の条件でリンを注入する。２７はリンが注入され
た多結晶シリコン膜、２５はリンが添加されていない多
結晶シリコン膜である．次に、第２図（ｂ）に示すよう
に、フッ酸と硝酸との混合液でリン添加された多結晶シ
リコン膜２７を除去する。さらにイオン注入法により、
コンタクト内にはリンが添加されない条件で、この場合
は３００ｋｅＶ，ＩＸＩＯ”Ｃａｌ−２でリンを注入す
る。２８は熱拡散によりリンが添加された領域にさらに
、イオン注入でリンが添加された高濃度のリンドープ多
結晶シリコン膜である．次に、第２図（Ｃ）に示すよう
に、フッ酸と硝酸との混合液を用いてコンタクトホール
内の多結晶シリコン１４．１５は残し、それ以外の領域
の多結晶シリコン２７．２８を除去する。次にＡｆ配線
層２６を形成する． リン濃度の高い多結晶シリコンはリン濃度の低い多結晶
シリコンよりもフッ酸と硝酸との混合液に対し、エッチ
ング速度が速いということを利用し、また、リン添加す
る工程とリン添加された多結晶シリコンを除去する工程
とを複数回くり返すことにより多結晶シリコンが埋込れ
たコンタクトホールをより安定して製造できる。
する。ここまでは第１の実施例と同様である．次にイオ
ン注入法により３００ｋｅＶ，Ｉ Ｘ １ ０ １６ｃ
ｍ−２の条件でリンを注入する。２７はリンが注入され
た多結晶シリコン膜、２５はリンが添加されていない多
結晶シリコン膜である．次に、第２図（ｂ）に示すよう
に、フッ酸と硝酸との混合液でリン添加された多結晶シ
リコン膜２７を除去する。さらにイオン注入法により、
コンタクト内にはリンが添加されない条件で、この場合
は３００ｋｅＶ，ＩＸＩＯ”Ｃａｌ−２でリンを注入す
る。２８は熱拡散によりリンが添加された領域にさらに
、イオン注入でリンが添加された高濃度のリンドープ多
結晶シリコン膜である．次に、第２図（Ｃ）に示すよう
に、フッ酸と硝酸との混合液を用いてコンタクトホール
内の多結晶シリコン１４．１５は残し、それ以外の領域
の多結晶シリコン２７．２８を除去する。次にＡｆ配線
層２６を形成する． リン濃度の高い多結晶シリコンはリン濃度の低い多結晶
シリコンよりもフッ酸と硝酸との混合液に対し、エッチ
ング速度が速いということを利用し、また、リン添加す
る工程とリン添加された多結晶シリコンを除去する工程
とを複数回くり返すことにより多結晶シリコンが埋込れ
たコンタクトホールをより安定して製造できる。
以上説明したように本発明は、コンタクトホールを導電
性多結晶シリコン膜とノンドーブ多結晶シリコン膜とで
埋込んだのち、コンタクトホール内を除き前述のノンド
ープ多結晶シリコン膜にリンをドーピングしたのちエッ
チングすることにより、リンが高濃度に添加された多結
晶シリコンは、リンが低濃度に添加された多結晶シリコ
ンあるいは不純物が添加されていない多結晶シリコンに
比較し、ｆヒ学薬品たとえば、フッ酸と硝酸との混合液
に対してエッチング速度が速いことを利用して、多結晶
シリコンが埋込れたコンタクトホールを有する半導体装
置を制御性よく製造できる効果がある．
性多結晶シリコン膜とノンドーブ多結晶シリコン膜とで
埋込んだのち、コンタクトホール内を除き前述のノンド
ープ多結晶シリコン膜にリンをドーピングしたのちエッ
チングすることにより、リンが高濃度に添加された多結
晶シリコンは、リンが低濃度に添加された多結晶シリコ
ンあるいは不純物が添加されていない多結晶シリコンに
比較し、ｆヒ学薬品たとえば、フッ酸と硝酸との混合液
に対してエッチング速度が速いことを利用して、多結晶
シリコンが埋込れたコンタクトホールを有する半導体装
置を制御性よく製造できる効果がある．
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第２図（ａ）〜（Ｃ）は本発明の第２の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第３図（ａ），（ｂ）は従来の半導体装置の製造方法を
説明するための主な工程順に配置した半導体チップの断
面図、第４図は従来例の欠点を説明するための半導体チ
ップの断面図である． １．１１．２１・・・Ｐ型半導体基板、２．１２．２２
・・・Ｎ＋拡散層、３．１３．２３・・・シリコン酸化
膜、４，１４．２４・・・導電性多結晶シリコン膜、５
．１５．２５・・・ノンドープ多結晶シリコン膜、６，
１６．２６・・・Ａｊｌ配線、１７，２７，１８，２８
．２９・・・リンドープ多結晶シリコン膜。
るための主な工程順に配置した半導体チップの断面図、
第２図（ａ）〜（Ｃ）は本発明の第２の実施例を説明す
るための主な工程順に配置した半導体チップの断面図、
第３図（ａ），（ｂ）は従来の半導体装置の製造方法を
説明するための主な工程順に配置した半導体チップの断
面図、第４図は従来例の欠点を説明するための半導体チ
ップの断面図である． １．１１．２１・・・Ｐ型半導体基板、２．１２．２２
・・・Ｎ＋拡散層、３．１３．２３・・・シリコン酸化
膜、４，１４．２４・・・導電性多結晶シリコン膜、５
．１５．２５・・・ノンドープ多結晶シリコン膜、６，
１６．２６・・・Ａｊｌ配線、１７，２７，１８，２８
．２９・・・リンドープ多結晶シリコン膜。
Claims (1)
- 半導体基板の一主面上にコンタクトホールを有する絶縁
膜を形成したのち、第１の多結晶シリコン膜を前記コン
タクトホールを埋込まない膜厚で被着する工程と、前記
第１の多結晶シリコン膜にリンを添加する工程と、前記
第１の多結晶シリコン膜上に第２の多結晶シリコン膜を
前記コンタクトホールを埋込む膜厚で被着する工程と、
前記コンタクトホール内部を除き前記第２の多結晶シリ
コン膜にリンを添加する工程と、コンタクトホール内部
以外のリン添加された前記第１の多結晶シリコン膜とリ
ン添加された前記第２の多結晶シリコン膜とを除去する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941289A JP2817230B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941289A JP2817230B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353519A true JPH0353519A (ja) | 1991-03-07 |
| JP2817230B2 JP2817230B2 (ja) | 1998-10-30 |
Family
ID=16240837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18941289A Expired - Fee Related JP2817230B2 (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817230B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001642A (ko) * | 2001-06-25 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| US9254993B2 (en) | 2007-11-14 | 2016-02-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. | Method for connecting a precious metal surface to a polymer |
-
1989
- 1989-07-21 JP JP18941289A patent/JP2817230B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001642A (ko) * | 2001-06-25 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| US9254993B2 (en) | 2007-11-14 | 2016-02-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. | Method for connecting a precious metal surface to a polymer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2817230B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US5453395A (en) | Isolation technology using liquid phase deposition | |
| US4318759A (en) | Retro-etch process for integrated circuits | |
| US4334348A (en) | Retro-etch process for forming gate electrodes of MOS integrated circuits | |
| JPH0353519A (ja) | 半導体装置の製造方法 | |
| JPS6362107B2 (ja) | ||
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPS5923544A (ja) | 半導体装置の製造方法 | |
| KR100426492B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| KR0179555B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPH11214512A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| KR0150672B1 (ko) | 반도체 기억소자의 캐패시터 형성방법 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0482222A (ja) | 半導体装置及びその製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| JPH0620989A (ja) | コンタクトホールの形成方法 | |
| JPS5837991B2 (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |