JPH0354834A - 集積回路装置用多結晶シリコン膜の不純物ドーピング方法 - Google Patents
集積回路装置用多結晶シリコン膜の不純物ドーピング方法Info
- Publication number
- JPH0354834A JPH0354834A JP18985389A JP18985389A JPH0354834A JP H0354834 A JPH0354834 A JP H0354834A JP 18985389 A JP18985389 A JP 18985389A JP 18985389 A JP18985389 A JP 18985389A JP H0354834 A JPH0354834 A JP H0354834A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- impurity
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置の電界効果トランジスタのゲート
等に用いる多結晶シリコン膜に不純物をドープする方法
に関する. 〔従来の技術〕 集積回路装置では電界効果トランジスタのゲートに多結
晶シリコンが主に用いられ、これを利用してその接続膜
や抵抗も多結晶シリコンで形威される場合が多いのは周
知のとおりである.多結晶シリコンのかかる適用に際し
ては、非常に高抵抗値の抵抗を作る場合は別として、電
界効果トランジスタの動作しきい値を下げあるいは接続
膜内の消費電力を減らすため、不純物をlO!++原子
/d程度の高濃度でドープしその比抵抗ないし膜として
の面抵抗を極力低下させる必要があり、多結晶シリコン
へのかかる不純物ドープは、電界効果トランジスタのソ
ース・ドレイン層用不純物のイオン注入を利用して行な
うのがふつうである.第2図にかかる多結晶シリコン膜
の不純物ドーピング方法の従来例を示す.これは同図(
e)の電界効果トランジスタTのゲート4gおよび接続
膜4cが多結晶シリコン膜から形威される集積回路装置
用チップの一部拡大断面を主な工程ごとの状態で示すも
のである. まず、第2図(a)に示すように、所定の導電形の半導
体領域1の表面に電界効果トランジスタを設けるべき範
囲にごく薄いゲート酸化膜2を,それ以外の範囲にはフ
ィールド酸化膜3をそれぞれ付け、その全面上に同図(
b)に示す多結晶シリコン膜4を通例のようにCVD法
によって戒長させる.次の同図(C)のパターンニング
工程では、この多結晶シリコン膜4をフォトレジスト膜
11をマスクとして例えばドライエッチすることにより
、電界効果トランジスタ用ゲート4gと接続膜4cとを
それぞれ所定のパターンに形或する. 第2図(d)が前述のイオン注入工程で、電界効果トラ
ンジスタ部では通例のようにゲート4gとフォトレジス
ト膜12とをマスクとして半導体領域1の表面に例えば
P形不純物としてボロンBをゲート酸化#2を通してイ
オン注入し、同時にゲート4gの多結晶シリコン膜にも
同じ不純物を導入する.またこの際、接続膜4Cに対し
てもフォトレジスト膜I2にそれ用の窓を明けて置くこ
とにより、ボロンBをその多結晶シリコン膜に導入する
.第2図(e)はこの導入不純物の拡散工程であり、上
のようにイオン注入されたボロンB等の不純物を高温下
で熱拡散させることにより、電界効果トランジスタTの
ソース・ドレイン層5を半導体領域l内に作り込むと同
時に、ゲー}4gと接続膜4c用の多結晶シリコン膜内
に不純物を拡散させてその比抵抗ないし面抵抗を充分に
減少させる.〔発明が解決しようとする!III) このように従来から、電界効果トランジスタのソース・
ドレイン層5をゲート4gをマスクとする不純物のイオ
ン注入と熱拡散によっていわゆる自己整合方式で作り込
む工程を利用して、これと同時にゲー}4gや接続膜4
c用の多結晶シリコン膜に不純物をドープするわけであ
るが、集積回路装置の集積度向上のため電界効果トラン
ジスタのソース・ドレイン層の拡散パターンを微細化し
、その拡散深さをこれに相応して浅くしようとすると、
多結晶シリコン膜に対する不純物のドーピングが不充分
になってその抵抗値を所望どおりに低められなくなって
来る問題がある. 例えば、n形不純物として燐を用いnチャネル形電界効
果トランジスタのソース・ドレイン層を3μ程度の深さ
に作り込む場合、燐を例えば101s原子/d程度のド
ーズ量でイオン注入し1100℃.30分の条件で熱拡
散させるので、多結晶シリコン膜の面抵抗は100Ω/
口程度にまで下がるが、深さが0.5μ以下の浅いソー
ス・ドレイン層を高不純物濃度で作り込むには、熱拡散
温度を極力低く例えば900℃に下げる必要があるので
、上と同じ燐ドーズ量の条件で多結晶シリコン膜の面抵
抗は300Ω/口程度までしか下がらなくなる.この解
決手段として、第2図(b)の多結晶シリコン膜4の成
長後に熱拡散炉内で燐等の不純物をキャリアガスに乗せ
てその表面に接触させることにより、例えばIO!0原
子/cilの高不純物濃度にドープすればその面抵抗を
20〜30Ω/口程度にまでも低めることができるが、
当然それだけ手間がかかるほか、多結晶シリコン膜の一
部だけを高面抵抗で残すわけにはもちろん行かないので
、高抵抗の作り込みが実際上不可能になる. また、多結晶シリコン膜の不純物ドーピングをソース・
ドレイン層への不純物のイオン注入や熱拡散と別工程に
すれば問題を解決できるが、工程数がさらに増えるほか
、ゲートをマスクとしてソース・ドレイン層を自己整合
方式で作り込める利点まで活かせなくなってしまう. かかる問題の解決のため本発明の目的は、電界効果トラ
ンジスタのソース・ドレイン層を浅く形威する場合にも
、工程を複雑化させることなく多結晶シリコン膜の抵抗
値を低め得る不純物ドーピング方法を提供することにあ
る. 〔課題を解決するための手段〕 本発明では、多結晶シリコン膜に不活性ガスふん囲気内
で950〜1200℃の熱処理を施し、これから形威さ
れたゲートをマスクとして電界効果トランジスタのソー
ス・ドレイン層用不純物をイオン注入すると同時に多結
晶シリコン膜に不純物を導入し、これを多結晶シリコン
膜内にソース・ドレイン層用不純物の熱拡散と同時に拡
散させてこの目的を達或する. なお、上記の多結晶シリコン膜に対する熱処理温度は1
000〜1100℃とするのがさらに望ましく、この熱
処理は多結晶シリコン膜の戒長後直ちに施すのが最も望
ましいが、場合により多結晶シリコン膜からゲート等を
形威した後の電界効果トランジスタのソース・ドレイン
層用不純物のイオン注入前に施しても差し支えない.こ
の熱処理時のふん囲気は多結晶シリコン膜の酸化を防止
できる程度に不活性であればよく、例えば窒素等をいわ
ゆるカバーガスに用いることでよい. 〔作用〕 本発明方法は、多結晶シリコン膜に不純物を導入する前
に熱処理を施して、そのシリコン結晶粒の面方位分布や
大きさを変化させて置くことにより従来より低い熱処理
温度下でも不純物を充分にドープできることを利用して
、集積回路装置の微細化のため電界効果トランジスタの
ソース・ドレイン層を浅く形或する場合の熱処理温度で
多結晶シリコン膜の抵抗を実用上望ましい値にまで低下
させるものである. 多結晶シリコンは面方位が異なる結晶粒の集合体と考え
られ、X線解析の結果によれば、威長されたままの多結
晶シリコン膜にはその面に沿って(110)面の方位を
もつ結晶が70%程度含まれ、他の (100)面や(
111)面の方位を持つ結晶粒はそれぞれ5〜10%程
度しか含まれていない.発明者の実験結果によれば、こ
れに1100℃, 20分の熱処理を施すと元の微結晶
粒が集まって大きくなるとともに、(110)の面方位
は30%程度に減少し、反面(100)の面方位が20
%程度に, (111)の面方位が25%程度にそれ
ぞれ増加して、かかる多結晶構造の変化により理由はま
だ定かでないが低温でも不純物ドープが進みやすくなっ
て、同じドーズ貴の不純物のイオン注入条件で従来11
00’C, 30分の熱拡散で得られていたと同じ面抵
抗が900℃,30分の熱拡散で得られるようになる.
なお、同様な不純物ドープの促進効果は950〜120
0’Cの熱処理温度によって得られ、前項に述べたとく
に望ましい1000〜1100℃の熱処理温度では、2
0分〜3時間の熱処理時間でかかる効果が得られる. このように本発明方法では、電界効果トランジスタのソ
ース・ドレイン層を浅い接合で形或する熱拡散温度で多
結晶シリコン膜の抵抗値を充分下げることができるので
、多結晶シリコン膜に熱処理を施した後は従来と同じ工
程で集積回路装置を容易に製作できる.すなわち本発明
では、多結晶シリコン膜に対する不純物の導入は前記構
威にいうように電界効果トランジスタのソース・ドレイ
ン層用に不純物をイオン注入すると同時にされ、その具
体的な実施面ではこの際のマスクに利用するゲート用や
面抵抗を極力下げたい接続膜用の多結晶シリコン膜には
必ず不純物が導入されるが、他の例えば高抵抗用の多結
晶シリコン膜については不純物を導入せず、あるいは導
入の程度を適宜に選択ないし制御できる. このように本発明方法によれば、熱処理を行なうだけで
従来と同様な簡単な工程で多結晶シリコン膜の抵抗を低
め、かつ高抵抗を組み込む場合にも集積回路装置の微細
パターン化を可能にして、前述の課題を解決することが
できる. 〔実施例〕 以下、第1図を参照して本発明の実施例を具体的に説明
する.第1図は第2図と同様な要領で本発明による多結
晶シリコン膜の不純物拡散方法の実施例を主な工程ごと
の状態で示す集積回路装置用チップの要部拡大断面図で
あり、これとの対応部分には同符号が付されている.な
お、この実施例では第1図(e)に示すnチャネル形の
電界効果トランジスタT用のゲー}4gと接続膜4cと
が多結晶シリコン膜で形威されるものとする. 第1図(a)の半導体領域1は、n形のエビタキシャル
層1aとnチャネル電界効果トランジスタ用のp形のウ
エル1bとからなり、この内のウエルlbの表面の所定
範囲には0.05〜0.1μの薄いゲート酸化Ill2
が.他の範囲にはIn程度の厚みのフィールド酸化膜3
がそれぞれ付けられる.次の同図(b)の工程では、こ
れらの膜の全面上に多結晶シリコン膜4が通例のように
600℃程度の温度,1〜2Torr.の減圧ふん囲気
下のCVD法によって例えば0.5〜1pの厚みにまず
成長される.この多結晶シリコン#4に対する本発明に
よる熱処理はこの第1図(a)の戒長工程に引き続き同
じ設備内でするのが工程上有利で、窒素ガス等の常圧の
不活性ふん囲気内で例えば1100℃120分の条件で
短時間この熱処理を行なう. 以降の工程は従来と同じであってよく、次の同図(C)
の多結晶シリコン膜4のパターンニング工程では、フォ
トレジスト膜l1をマスクとするドライエッチング法等
により、多結晶シリコン膜4からゲート酸化膜2上には
電界効果トランジスタ用のゲー}4gを.フィールド酸
化膜3上にはこの例では接続膜4cをそれぞれ所望のパ
ターンに形威した後、フォトレジストI]l11を取り
除く.なお、本発明による上述の熱処理は、もちろんこ
の第1図(C)の多結晶シリコン[14のパターンニン
グ工程後に行なってもよく、これにはウエハを熱処理炉
等の設備内に装入する手間等が第1図0))の工程後に
行なうより余分に掛かるが、後述のイオン注入による不
純物導入の直前に行なうことにより熱処理の効果を一層
確実にすることができる. 第1図(イ)はこの実施例ではn形不純物としての燐P
のイオン注入工程であって、これを従来と同様にゲート
4gとフォトレジスト膜12をマスクとしてnチャネル
電界効果トランジスタのソース・ドレイン層用にゲート
酸化IIl2を通してウエル1bの表面にこれを導入す
るとともにゲート4gにも導入し、同時にフォトレジス
ト膜l2に開口された窓部内のこの例では接続1114
cにも導入する.この際のドーズ量は例えばIQI3原
子/d程度とされる.なお、接続膜4cへの不純物導入
は、第2図の場合のようにpチャネル電界効果トランジ
スタのソース・ドレイン層用にp形不純物としてボロン
等をイオン注入する際に行なってももちろんよい.また
、この接続1l4cのかわりに抵抗用の多結晶シリコン
膜にn形やp形の不純物を導入する場合もあるが、高抵
抗用の多結晶シリコン膜の面抵抗を数〜数+kΩ/口に
したい場合には、電界効果トランジスタのソース・ドレ
イン層用不純物のイオン注入時にフォトレジスト膜12
で覆って不純物導入を行なわないようにされる. 第1図(e)は集積回路装置用チップの完戒状態を示す
.この状態にするには、まず上述のようにイオン注入さ
れた燐Pを例えば900℃,30分の条件で熱拡散させ
ることにより、電界効果トランジスタTのソース・ドレ
イン層5を例えば0.5.の深さに作り込むとともに、
ゲート4gと接続#4c用の多結晶シリコン膜内にも燐
Pを拡散させて、その面抵抗を前述のように100Ω/
口程度にまで低下させる.なお、上述の高抵抗用の不純
物導入されない多結晶シリコン膜の場合も、この熱拡散
時の温度によりその面抵抗値が一層安定化される.さら
に、この例ではp形電界効果トランジスタのソース・ド
レイン層に対するイオン注入時にウエルlbにp形不純
物を導入した上で熱拡散させることによりサブストレー
ト接続層6をp形で作り込み、全面を眉間絶縁膜7で覆
い、その窓部内にソースSとドレインDとゲートG用の
電極WA8を図示のように設けて図の完或状態とする.
なお、通常はさらにこの上に保護膜が被着されるが、こ
の図では便宜上省略されている. 以上説明した実施例のとおりの試作結果では、第1図(
ロ)ないし(C)の工程後の多結晶シリコン膜の熱処理
を前述の1100℃, 20分の条件で行なうことによ
り、n形不純物としての燐Pのイオン注入による導入後
の900℃.30分の低温熱処理により、多結晶シリコ
ン膜の面抵抗を従来の300Ω/口に対して95Ω/口
にまで低下させることができた.また、不純物がp形の
ボロンBの場合には、同じ条件でこの面抵抗が125Ω
/口であった.〔発明の効果〕 以上の説明のとおり本発明方法では、集積回路装置用多
結晶シリコン膜に不活性ガスふん囲気内で950〜12
00℃の熱処理を施し、この多結晶シリコン膜から形威
されたゲートをマスクとして電界効果トランジスタのソ
ース・ドレイン層用不純物をイオン注入すると同時に多
結晶シリコン膜に不純物を導入し、この不純物の多結晶
シリコン膜内への拡散をソース・ドレイン層用不純物の
熱拡散と同時に行なうようにすることにより、次の効果
を得ることができる. (a)不純物の導入前に多結晶シリコン膜に熱処理を施
すことにより、そのシリコン結晶粒の面方位分布や大き
さを変化させて置いて、従来よりも低い熱拡散温度下で
不純物を多結晶シリコン膜内に充分にドープして、その
抵抗値を従来の3分のl程度に低下させることができる
. これにより、集積回路装置の集積度向上のため半導体層
のパターンを微細化してその接合深さを浅くしても、そ
れに適した不純物熱拡散温度でゲートや接続膜用の多結
晶シリコン膜の抵抗値を実用上充分な程度に低めること
が可能になり、電・界効果トランジスタの動作しきい値
や接続膜の抵抗を下げて、集積回路装置の性能を一層向
上することができる. (ハ)熱処理工程が加わるだけで、従来方法と同じ工程
を経て本発明方法を実施することにより、上述の効果を
容易に得ることができる.しかも、熱処理工程を多結晶
シリコン膜の威長の直後に行なうようにすれば、この工
程の追加に要する手間等はほとんど無視できる程度で済
む. (C)多結晶シリコン膜で抵抗を形或する場合、必要な
抵抗値に応じてフォトレジスト膜のパターンを選択する
だけで、不純物がドープされた低い面抵抗とドープなし
の高い面抵抗の多結晶シリコン膜を容易に作り分けなが
ら、広範囲の抵抗値をもつ抵抗を集積回路装置に作り込
むことができ、かつ高抵抗用の不純物ドープなしの多結
晶シリコン膜の抵抗値を熱処理工程によって従来よりも
安定化させることができる. このように、本発明はとくに微細化パターンをもつ高集
積度の集積回W1装置に適用して、多結晶シリコン膜の
抵抗値を低めてその性能を向上し、かつその製作を従来
よりも合理化できる著効を奏し得るものである.
等に用いる多結晶シリコン膜に不純物をドープする方法
に関する. 〔従来の技術〕 集積回路装置では電界効果トランジスタのゲートに多結
晶シリコンが主に用いられ、これを利用してその接続膜
や抵抗も多結晶シリコンで形威される場合が多いのは周
知のとおりである.多結晶シリコンのかかる適用に際し
ては、非常に高抵抗値の抵抗を作る場合は別として、電
界効果トランジスタの動作しきい値を下げあるいは接続
膜内の消費電力を減らすため、不純物をlO!++原子
/d程度の高濃度でドープしその比抵抗ないし膜として
の面抵抗を極力低下させる必要があり、多結晶シリコン
へのかかる不純物ドープは、電界効果トランジスタのソ
ース・ドレイン層用不純物のイオン注入を利用して行な
うのがふつうである.第2図にかかる多結晶シリコン膜
の不純物ドーピング方法の従来例を示す.これは同図(
e)の電界効果トランジスタTのゲート4gおよび接続
膜4cが多結晶シリコン膜から形威される集積回路装置
用チップの一部拡大断面を主な工程ごとの状態で示すも
のである. まず、第2図(a)に示すように、所定の導電形の半導
体領域1の表面に電界効果トランジスタを設けるべき範
囲にごく薄いゲート酸化膜2を,それ以外の範囲にはフ
ィールド酸化膜3をそれぞれ付け、その全面上に同図(
b)に示す多結晶シリコン膜4を通例のようにCVD法
によって戒長させる.次の同図(C)のパターンニング
工程では、この多結晶シリコン膜4をフォトレジスト膜
11をマスクとして例えばドライエッチすることにより
、電界効果トランジスタ用ゲート4gと接続膜4cとを
それぞれ所定のパターンに形或する. 第2図(d)が前述のイオン注入工程で、電界効果トラ
ンジスタ部では通例のようにゲート4gとフォトレジス
ト膜12とをマスクとして半導体領域1の表面に例えば
P形不純物としてボロンBをゲート酸化#2を通してイ
オン注入し、同時にゲート4gの多結晶シリコン膜にも
同じ不純物を導入する.またこの際、接続膜4Cに対し
てもフォトレジスト膜I2にそれ用の窓を明けて置くこ
とにより、ボロンBをその多結晶シリコン膜に導入する
.第2図(e)はこの導入不純物の拡散工程であり、上
のようにイオン注入されたボロンB等の不純物を高温下
で熱拡散させることにより、電界効果トランジスタTの
ソース・ドレイン層5を半導体領域l内に作り込むと同
時に、ゲー}4gと接続膜4c用の多結晶シリコン膜内
に不純物を拡散させてその比抵抗ないし面抵抗を充分に
減少させる.〔発明が解決しようとする!III) このように従来から、電界効果トランジスタのソース・
ドレイン層5をゲート4gをマスクとする不純物のイオ
ン注入と熱拡散によっていわゆる自己整合方式で作り込
む工程を利用して、これと同時にゲー}4gや接続膜4
c用の多結晶シリコン膜に不純物をドープするわけであ
るが、集積回路装置の集積度向上のため電界効果トラン
ジスタのソース・ドレイン層の拡散パターンを微細化し
、その拡散深さをこれに相応して浅くしようとすると、
多結晶シリコン膜に対する不純物のドーピングが不充分
になってその抵抗値を所望どおりに低められなくなって
来る問題がある. 例えば、n形不純物として燐を用いnチャネル形電界効
果トランジスタのソース・ドレイン層を3μ程度の深さ
に作り込む場合、燐を例えば101s原子/d程度のド
ーズ量でイオン注入し1100℃.30分の条件で熱拡
散させるので、多結晶シリコン膜の面抵抗は100Ω/
口程度にまで下がるが、深さが0.5μ以下の浅いソー
ス・ドレイン層を高不純物濃度で作り込むには、熱拡散
温度を極力低く例えば900℃に下げる必要があるので
、上と同じ燐ドーズ量の条件で多結晶シリコン膜の面抵
抗は300Ω/口程度までしか下がらなくなる.この解
決手段として、第2図(b)の多結晶シリコン膜4の成
長後に熱拡散炉内で燐等の不純物をキャリアガスに乗せ
てその表面に接触させることにより、例えばIO!0原
子/cilの高不純物濃度にドープすればその面抵抗を
20〜30Ω/口程度にまでも低めることができるが、
当然それだけ手間がかかるほか、多結晶シリコン膜の一
部だけを高面抵抗で残すわけにはもちろん行かないので
、高抵抗の作り込みが実際上不可能になる. また、多結晶シリコン膜の不純物ドーピングをソース・
ドレイン層への不純物のイオン注入や熱拡散と別工程に
すれば問題を解決できるが、工程数がさらに増えるほか
、ゲートをマスクとしてソース・ドレイン層を自己整合
方式で作り込める利点まで活かせなくなってしまう. かかる問題の解決のため本発明の目的は、電界効果トラ
ンジスタのソース・ドレイン層を浅く形威する場合にも
、工程を複雑化させることなく多結晶シリコン膜の抵抗
値を低め得る不純物ドーピング方法を提供することにあ
る. 〔課題を解決するための手段〕 本発明では、多結晶シリコン膜に不活性ガスふん囲気内
で950〜1200℃の熱処理を施し、これから形威さ
れたゲートをマスクとして電界効果トランジスタのソー
ス・ドレイン層用不純物をイオン注入すると同時に多結
晶シリコン膜に不純物を導入し、これを多結晶シリコン
膜内にソース・ドレイン層用不純物の熱拡散と同時に拡
散させてこの目的を達或する. なお、上記の多結晶シリコン膜に対する熱処理温度は1
000〜1100℃とするのがさらに望ましく、この熱
処理は多結晶シリコン膜の戒長後直ちに施すのが最も望
ましいが、場合により多結晶シリコン膜からゲート等を
形威した後の電界効果トランジスタのソース・ドレイン
層用不純物のイオン注入前に施しても差し支えない.こ
の熱処理時のふん囲気は多結晶シリコン膜の酸化を防止
できる程度に不活性であればよく、例えば窒素等をいわ
ゆるカバーガスに用いることでよい. 〔作用〕 本発明方法は、多結晶シリコン膜に不純物を導入する前
に熱処理を施して、そのシリコン結晶粒の面方位分布や
大きさを変化させて置くことにより従来より低い熱処理
温度下でも不純物を充分にドープできることを利用して
、集積回路装置の微細化のため電界効果トランジスタの
ソース・ドレイン層を浅く形或する場合の熱処理温度で
多結晶シリコン膜の抵抗を実用上望ましい値にまで低下
させるものである. 多結晶シリコンは面方位が異なる結晶粒の集合体と考え
られ、X線解析の結果によれば、威長されたままの多結
晶シリコン膜にはその面に沿って(110)面の方位を
もつ結晶が70%程度含まれ、他の (100)面や(
111)面の方位を持つ結晶粒はそれぞれ5〜10%程
度しか含まれていない.発明者の実験結果によれば、こ
れに1100℃, 20分の熱処理を施すと元の微結晶
粒が集まって大きくなるとともに、(110)の面方位
は30%程度に減少し、反面(100)の面方位が20
%程度に, (111)の面方位が25%程度にそれ
ぞれ増加して、かかる多結晶構造の変化により理由はま
だ定かでないが低温でも不純物ドープが進みやすくなっ
て、同じドーズ貴の不純物のイオン注入条件で従来11
00’C, 30分の熱拡散で得られていたと同じ面抵
抗が900℃,30分の熱拡散で得られるようになる.
なお、同様な不純物ドープの促進効果は950〜120
0’Cの熱処理温度によって得られ、前項に述べたとく
に望ましい1000〜1100℃の熱処理温度では、2
0分〜3時間の熱処理時間でかかる効果が得られる. このように本発明方法では、電界効果トランジスタのソ
ース・ドレイン層を浅い接合で形或する熱拡散温度で多
結晶シリコン膜の抵抗値を充分下げることができるので
、多結晶シリコン膜に熱処理を施した後は従来と同じ工
程で集積回路装置を容易に製作できる.すなわち本発明
では、多結晶シリコン膜に対する不純物の導入は前記構
威にいうように電界効果トランジスタのソース・ドレイ
ン層用に不純物をイオン注入すると同時にされ、その具
体的な実施面ではこの際のマスクに利用するゲート用や
面抵抗を極力下げたい接続膜用の多結晶シリコン膜には
必ず不純物が導入されるが、他の例えば高抵抗用の多結
晶シリコン膜については不純物を導入せず、あるいは導
入の程度を適宜に選択ないし制御できる. このように本発明方法によれば、熱処理を行なうだけで
従来と同様な簡単な工程で多結晶シリコン膜の抵抗を低
め、かつ高抵抗を組み込む場合にも集積回路装置の微細
パターン化を可能にして、前述の課題を解決することが
できる. 〔実施例〕 以下、第1図を参照して本発明の実施例を具体的に説明
する.第1図は第2図と同様な要領で本発明による多結
晶シリコン膜の不純物拡散方法の実施例を主な工程ごと
の状態で示す集積回路装置用チップの要部拡大断面図で
あり、これとの対応部分には同符号が付されている.な
お、この実施例では第1図(e)に示すnチャネル形の
電界効果トランジスタT用のゲー}4gと接続膜4cと
が多結晶シリコン膜で形威されるものとする. 第1図(a)の半導体領域1は、n形のエビタキシャル
層1aとnチャネル電界効果トランジスタ用のp形のウ
エル1bとからなり、この内のウエルlbの表面の所定
範囲には0.05〜0.1μの薄いゲート酸化Ill2
が.他の範囲にはIn程度の厚みのフィールド酸化膜3
がそれぞれ付けられる.次の同図(b)の工程では、こ
れらの膜の全面上に多結晶シリコン膜4が通例のように
600℃程度の温度,1〜2Torr.の減圧ふん囲気
下のCVD法によって例えば0.5〜1pの厚みにまず
成長される.この多結晶シリコン#4に対する本発明に
よる熱処理はこの第1図(a)の戒長工程に引き続き同
じ設備内でするのが工程上有利で、窒素ガス等の常圧の
不活性ふん囲気内で例えば1100℃120分の条件で
短時間この熱処理を行なう. 以降の工程は従来と同じであってよく、次の同図(C)
の多結晶シリコン膜4のパターンニング工程では、フォ
トレジスト膜l1をマスクとするドライエッチング法等
により、多結晶シリコン膜4からゲート酸化膜2上には
電界効果トランジスタ用のゲー}4gを.フィールド酸
化膜3上にはこの例では接続膜4cをそれぞれ所望のパ
ターンに形威した後、フォトレジストI]l11を取り
除く.なお、本発明による上述の熱処理は、もちろんこ
の第1図(C)の多結晶シリコン[14のパターンニン
グ工程後に行なってもよく、これにはウエハを熱処理炉
等の設備内に装入する手間等が第1図0))の工程後に
行なうより余分に掛かるが、後述のイオン注入による不
純物導入の直前に行なうことにより熱処理の効果を一層
確実にすることができる. 第1図(イ)はこの実施例ではn形不純物としての燐P
のイオン注入工程であって、これを従来と同様にゲート
4gとフォトレジスト膜12をマスクとしてnチャネル
電界効果トランジスタのソース・ドレイン層用にゲート
酸化IIl2を通してウエル1bの表面にこれを導入す
るとともにゲート4gにも導入し、同時にフォトレジス
ト膜l2に開口された窓部内のこの例では接続1114
cにも導入する.この際のドーズ量は例えばIQI3原
子/d程度とされる.なお、接続膜4cへの不純物導入
は、第2図の場合のようにpチャネル電界効果トランジ
スタのソース・ドレイン層用にp形不純物としてボロン
等をイオン注入する際に行なってももちろんよい.また
、この接続1l4cのかわりに抵抗用の多結晶シリコン
膜にn形やp形の不純物を導入する場合もあるが、高抵
抗用の多結晶シリコン膜の面抵抗を数〜数+kΩ/口に
したい場合には、電界効果トランジスタのソース・ドレ
イン層用不純物のイオン注入時にフォトレジスト膜12
で覆って不純物導入を行なわないようにされる. 第1図(e)は集積回路装置用チップの完戒状態を示す
.この状態にするには、まず上述のようにイオン注入さ
れた燐Pを例えば900℃,30分の条件で熱拡散させ
ることにより、電界効果トランジスタTのソース・ドレ
イン層5を例えば0.5.の深さに作り込むとともに、
ゲート4gと接続#4c用の多結晶シリコン膜内にも燐
Pを拡散させて、その面抵抗を前述のように100Ω/
口程度にまで低下させる.なお、上述の高抵抗用の不純
物導入されない多結晶シリコン膜の場合も、この熱拡散
時の温度によりその面抵抗値が一層安定化される.さら
に、この例ではp形電界効果トランジスタのソース・ド
レイン層に対するイオン注入時にウエルlbにp形不純
物を導入した上で熱拡散させることによりサブストレー
ト接続層6をp形で作り込み、全面を眉間絶縁膜7で覆
い、その窓部内にソースSとドレインDとゲートG用の
電極WA8を図示のように設けて図の完或状態とする.
なお、通常はさらにこの上に保護膜が被着されるが、こ
の図では便宜上省略されている. 以上説明した実施例のとおりの試作結果では、第1図(
ロ)ないし(C)の工程後の多結晶シリコン膜の熱処理
を前述の1100℃, 20分の条件で行なうことによ
り、n形不純物としての燐Pのイオン注入による導入後
の900℃.30分の低温熱処理により、多結晶シリコ
ン膜の面抵抗を従来の300Ω/口に対して95Ω/口
にまで低下させることができた.また、不純物がp形の
ボロンBの場合には、同じ条件でこの面抵抗が125Ω
/口であった.〔発明の効果〕 以上の説明のとおり本発明方法では、集積回路装置用多
結晶シリコン膜に不活性ガスふん囲気内で950〜12
00℃の熱処理を施し、この多結晶シリコン膜から形威
されたゲートをマスクとして電界効果トランジスタのソ
ース・ドレイン層用不純物をイオン注入すると同時に多
結晶シリコン膜に不純物を導入し、この不純物の多結晶
シリコン膜内への拡散をソース・ドレイン層用不純物の
熱拡散と同時に行なうようにすることにより、次の効果
を得ることができる. (a)不純物の導入前に多結晶シリコン膜に熱処理を施
すことにより、そのシリコン結晶粒の面方位分布や大き
さを変化させて置いて、従来よりも低い熱拡散温度下で
不純物を多結晶シリコン膜内に充分にドープして、その
抵抗値を従来の3分のl程度に低下させることができる
. これにより、集積回路装置の集積度向上のため半導体層
のパターンを微細化してその接合深さを浅くしても、そ
れに適した不純物熱拡散温度でゲートや接続膜用の多結
晶シリコン膜の抵抗値を実用上充分な程度に低めること
が可能になり、電・界効果トランジスタの動作しきい値
や接続膜の抵抗を下げて、集積回路装置の性能を一層向
上することができる. (ハ)熱処理工程が加わるだけで、従来方法と同じ工程
を経て本発明方法を実施することにより、上述の効果を
容易に得ることができる.しかも、熱処理工程を多結晶
シリコン膜の威長の直後に行なうようにすれば、この工
程の追加に要する手間等はほとんど無視できる程度で済
む. (C)多結晶シリコン膜で抵抗を形或する場合、必要な
抵抗値に応じてフォトレジスト膜のパターンを選択する
だけで、不純物がドープされた低い面抵抗とドープなし
の高い面抵抗の多結晶シリコン膜を容易に作り分けなが
ら、広範囲の抵抗値をもつ抵抗を集積回路装置に作り込
むことができ、かつ高抵抗用の不純物ドープなしの多結
晶シリコン膜の抵抗値を熱処理工程によって従来よりも
安定化させることができる. このように、本発明はとくに微細化パターンをもつ高集
積度の集積回W1装置に適用して、多結晶シリコン膜の
抵抗値を低めてその性能を向上し、かつその製作を従来
よりも合理化できる著効を奏し得るものである.
第1図は本発明による多結晶シリコン膜の不純物拡散方
法の実施例を主な工程ごとの状態で示す集積回路装置用
チップの要部拡大断面図である.第2図は従来方法を第
1図と対応する要領で示す集積回路装置用チップの要部
拡大断面図である.これらの図において、
法の実施例を主な工程ごとの状態で示す集積回路装置用
チップの要部拡大断面図である.第2図は従来方法を第
1図と対応する要領で示す集積回路装置用チップの要部
拡大断面図である.これらの図において、
Claims (1)
- 集積回路装置の電界効果トランジスタのゲート等に用
いる多結晶シリコン膜に不純物をドープする方法であっ
て、多結晶シリコン膜に不活性ガスふん囲気内で950
〜1200℃の熱処理を施し、この多結晶シリコン膜か
ら形成されたゲートをマスクとして電界効果トランジス
タのソース・ドレイン層用不純物をイオン注入すると同
時に多結晶シリコン膜に不純物を導入し、この不純物の
多結晶シリコン膜内への拡散をソース・ドレイン層用不
純物の熱拡散と同時に行なうようにした集積回路装置用
多結晶シリコン膜の不純物ドーピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18985389A JPH0354834A (ja) | 1989-07-21 | 1989-07-21 | 集積回路装置用多結晶シリコン膜の不純物ドーピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18985389A JPH0354834A (ja) | 1989-07-21 | 1989-07-21 | 集積回路装置用多結晶シリコン膜の不純物ドーピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354834A true JPH0354834A (ja) | 1991-03-08 |
Family
ID=16248280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18985389A Pending JPH0354834A (ja) | 1989-07-21 | 1989-07-21 | 集積回路装置用多結晶シリコン膜の不純物ドーピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354834A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548457A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Impurity introducing method to poly-crystal silicon |
-
1989
- 1989-07-21 JP JP18985389A patent/JPH0354834A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548457A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Impurity introducing method to poly-crystal silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4113515A (en) | Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen | |
| US5234850A (en) | Method of fabricating a nitride capped MOSFET for integrated circuits | |
| EP1361614B1 (en) | Semiconductor device manufacturing method | |
| US4170492A (en) | Method of selective oxidation in manufacture of semiconductor devices | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| US5316960A (en) | C-MOS thin film transistor device manufacturing method | |
| JPH04118936A (ja) | 半導体装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH05206454A (ja) | Mis型半導体装置の製造方法 | |
| JPH0354834A (ja) | 集積回路装置用多結晶シリコン膜の不純物ドーピング方法 | |
| JPS63122177A (ja) | 半導体装置とその製造方法 | |
| JPS607126A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3342339B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH07162014A (ja) | 半導体装置の製造方法 | |
| JPS59112616A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH07202191A (ja) | 縦型パワーmos半導体装置とその製造方法 | |
| JPH08241930A (ja) | 半導体装置の製造方法 | |
| KR19980055898A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2005045026A (ja) | 半導体装置の製造方法 | |
| JPH06224380A (ja) | 半導体装置の製造方法 | |
| JPH05299647A (ja) | Mos電界効果トランジスタとその製造方法 |