JPH0354923Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、プリンタやレコーダなどのキヤリジ
のホームポジシヨンを検出して所定の割込処理を
実行するキヤリジホームポジシヨン検出装置に関
するものであり、詳しくは、ホームポジシヨン検
出時におけるソフトウエアの無駄時間の削減に関
するものである。

（従来の技術） 例えば、記録ヘツドが搭載されたキヤリジを一
定方向に移動させながら記録を行うプリンタやレ
コーダでは、ホームポジシヨンセンサによりキヤ
リジがホームポジシヨンに到達したことを検出
し、その検出信号に従つてキヤリジの停止や基準
位置の演算などの所定の割込処理を実行するよう
に構成されている。

第３図は、このような従来の装置の一例を示す
構成説明図である。第３図において、１は例えば
記録ヘツドが搭載されたキヤリジであり、案内軸
２に沿つて一定の方向（例えば右および左の往復
方向）に移動される。３はキヤリジ１がホームポ
ジシヨン（例えば左端）に到達したことを検出す
るホームポジシヨンセンサであり、検出信号を割
込制御回路４に送出する。なお、このようなホー
ムポジシヨンセンサ３としては、例えば機械的な
スイツチや光学的なスイツチが用いられる。割込
制御回路４にはホームポジシヨンセンサ３の検出
信号を含む複数の割込信号が加えられている。こ
の割込制御回路４は、割込信号線５およびデータ
バス６を介して中央処理装置（以下CPUという）
７に接続されている。

このような構成において、CPU７は割込信号
線５を介して割込信号が加えられるとデータバス
６を介して加えられるデータから割込の要因を読
み取り、ホームポジシヨンセンサ３の検出信号に
よる割込の場合には前述のような所定の割込処理
を実行する。

ところで、このような構成において、キヤリジ
１がホームポジシヨンに停止している状態で振動
が加わるとキヤリジ１が左右に振動し、ホームポ
ジシヨンセンサ３の検出信号が振動に同期してオ
ン・オフされることがある。すなわち、振動によ
つて不要な割込信号が連続的に発生することにな
る。

そこで、従来、このような装置では、不要な割
込信号が加えられた場合にはCPU７が割込処理
の中でそれらの割込信号を無効として処理するよ
うに構成されていた。

（考案が解決しようとする問題点） しかし、このような構成によれば、割込信号が
連続的に発生すると割込信号を無効にするための
割込処理に相当の時間を要することになり、好ま
しくない。

本考案は、このような点に着目したものであつ
て、その目的は、不要な割込信号がCPUに加え
られないようにしてソフトウエアの割込処理によ
り不要な割込信号を無効にするための処理時間を
削減できるキヤリジホームポジシヨン検出装置を
提供することにある。

（問題点を解決するための手段） このような目的を達成する本考案は、キヤリジ
がホームポジシヨンに到達することにより検出信
号を出力するホームポジシヨンセンサと、ホーム
ポジシヨンセンサの検出信号およびホームポジシ
ヨンセンサの検出信号の送出を任意の時間マスク
するマスク信号が加えられるアンドゲートと、ア
ンドゲートから送出されるホームポジシヨンセン
サの検出信号に従つて所定の割込処理を実行する
割込処理回路とで構成されたことを特徴とする。

（実施例） 以下、図面を用いて本考案の実施例を詳細に説
明する。

第１図は本考案の一実施例を示す構成説明図で
あり、第３図と同一部分には同一符号を付けてい
る。第１図において、８はアンドゲートであり、
一方の入力端子にはホームポジシヨンセンサ３の
検出信号が加えられ、他方の入力端子にはCPU
７からホームポジシヨンセンサ３の検出信号の送
出を任意の時間マスクするマスク信号が加えられ
ている。

第２図は、第１図の具体的な構成例を示す構成
説明図である。ホームポジシヨンセンサ３の検出
信号は入力ポート９を介してデータバス６に加え
られ、マスク信号は出力ポート１０を介してデー
タバス６からアントゲート８に加えられている。
ここで、入力ポート９としては例えば３ステート
型のものを用い、出力ポート１０としては例えば
ラツチ型のものを用いる。なお、これら入力ポー
ト９および出力ポート１０には、CPU７からそ
れぞれ制御信号が加えられている。

このように構成された装置の動作について説明
する。

キヤリジ１が左端に移動すると、ホームポジシ
ヨンセンサ３からホームポジシヨン検出信号が出
力される。このホームポジシヨンセンサ３の検出
信号はアンドゲート８および割込制御回路４を介
してCPU７に加えられる。そして、CPU７は割
込処理によりデータバス６を用いて割込制御回路
４から割込の要因がホームポジシヨンセンサ３か
らのものであることを読み出し、前述のような所
定の割込処理を実行する。ここで、例えば長時間
キヤリジ１を停止させておく場合のようにホーム
ポジシヨンセンサ３からの割込信号が不要なモー
ドの時には、出力ポート１０からアンドゲート８
にマス信号として“Ｌ”レベルを加える。

これにより、キヤリジ１に振動が加わつてホー
ムポジシヨンセンサ３の検出信号が振動に同期し
てオン・オフされてもこれら検出信号が割込制御
回路４に送出されることはなく、割込制御回路４
からCPU７への不要な割込信号の送出を禁止す
ることができ、従来のようなCPUによる不要な
割込信号を無効にするための割込処理時間を削減
することができる。

なお、この状態においても、入力ポート９を用
いてホームポジシヨンセンサ３の出力の状態を随
時モニタすることができる。

また、上記実施例では、記録ヘツドが搭載され
たキヤリジのホームポジシヨンを検出する例につ
いて説明したが、例えば光学的な読取ヘツドが搭
載されたものであつてもよい。

（考案の効果） 以上説明したように、本考案によれば、不要な
割込信号がCPUに加えられないようにしてソフ
トウエアの割込処理により不要な割込信号を無効
にするための処理時間を削減できるキヤリジホー
ムポジシヨン検出装置が実現でき、実用上の効果
は大きい。

【図面の簡単な説明】

第１図は本考案の一実施例を示す構成説明図、
第２図は第１図の具体的な構成例を示す構成説明
図、第３図は従来の装置の一例を示す構成説明図
である。 １……キヤリジ、２……案内軸、３……ホーム
ポジシヨンセンサ、４……割込制御回路、５……
割込信号線、６……データバス、７……中央処理
装置（CPU）、８……アンドゲート、９……入力
ポート、１０……出力ポート。

Claims (1)

【実用新案登録請求の範囲】
1. キヤリジがホームポジシヨンに到達することに
   より検出信号を出力するホームポジシヨンセンサ
   と、ホームポジシヨンセンサの検出信号およびホ
   ームポジシヨンセンサの検出信号の送出を任意の
   時間マスクするマスク信号が加えられるアンドゲ
   ートと、アンドゲートから送出されるホームポジ
   シヨンセンサの検出信号に従つて所定の割込処理
   を実行する割込処理回路とで構成されたことを特
   徴とするキヤリジホームポジシヨン検出装置。