JPH0356938A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は液晶表示装置、特に薄膜トランジスタ等を使
用したアクティブ・マトリクス方式の液晶表示装置に関
する。 ［従来の技術】 アクティブ・マトリク入方式の液晶表示装置は、マトリ
クス状に配列された複数の画素電極の各々に対応して非
線形素子（スイッチング素子）を設けたものである。各
画素における液晶は理論的には常時翻動（デューティ比
１．０）されているので、時分割駆動方式を採用してい
る、いわゆる単純マトリクス方式と比べてアクティブ方
式はコントラストが良く特にカラーでは欠かせない技術
となりつつある．スイッチング素子として代表的なもの
としては薄膜トランジスタ（ＴＰＴ）がある。 従来のアクティブ・マトリクス方式の液晶表示装置にお
いては，薄膜トランジスタの保護膜として窒化シリコン
、酸化シリコン等の無機膜からなるものを用いている。 なお、薄膜トランジスタを使用したアクティブ・マトリ
クス方式の液晶表示装置は，たとえば「冗長構或を採用
したｌ２．５型アクティブ・マトリクス方式カラー液晶
ディスプレイ」、日経エレクトロニクス、頁１９３〜２
１０、１９８６年１２月１５日、日経マグロウヒル社発
行，で知られている。

【発明が解決しようとする課題］ しかし、このような液晶表示装置においては，保護膜を
設けるのにＣＶＤ装置等の真空装置を使用するから、作
業能率が悪く，またＣＶＤ装置等は高価であるから、製
造コストが高価となり、さらに薄膜トランジスタのゲー
ト絶縁膜も同種の無機膜からなるから、保護膜を形成す
る際にゲート絶縁膜を損傷して薄膜トランジスタの欠陥
が生じやすい。 この発明は上述の課題を解決するためになされたもので
、作業能率が良く、製造コストが安価であり，しかも薄
膜トランジスタの欠陥が生じにくい液晶表示装置を提供
することを目的とする。 ［課題を解決するための手段１ この目的を達威するため、この発明においては、薄膜ト
ランジスタと画素電極とを画素の一構成要素とするアク
ティブ・マトリクス方式の液晶表示装置において、上記
薄膜トランジスタの保護膜を配向膜よりも光透過率が良
い樹脂で構成する。 また、薄膜トランジスタと画素電極とを画素の一構成要
素とするアクティブ・マトリクス方式の液晶表示装置に
おいて、上記薄膜トランジスタの保護膜をエボキシ樹脂
で構或し、上記保護膜上に配向膜を設ける。 【作用］ これらの液晶表示装置においては、保護膜を設けるのに
真空装置を使用せず，また保護膜の材質とゲート絶縁膜
として使用する絶縁膜の材質とが異なる。 ［実施例］ 以下、この発明の構成について、アクティブ・マトリク
ス方式のカラー液晶表示装置にこの発明を適用した実施
例とともに説明する。 なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その縁り返しの説明は
省略する。 第２Ａ図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図、第２Ｂ図は第２Ａ図のＩＩＢ−ｎＢ切断線におけ
る断面と表示パネルのシール部付近の断面を示す図、第
２Ｃ図は第２Ａ図のｎｃ−ｍｃ切断線における断面図で
ある。また、第３図（要部平面図）には第２Ａ図に示す
画素を複数配置したときの平面図を示す。 《画素配置》 第２Ａ図に示すように、各画素は隣接する２本の走査信
号線（ゲート信号線または水平信号線）ＯＬと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている．各画素は薄膜トランジスタＴＰＴ
、透明画素電極ＩＴＯＩおよび保持容量素子Ｃ　ａｄｄ
を含む。走査信号線ＧＬは列方向に延在し、行方向に複
数本配置されている。映像信号線ＤＬは行方向に延在し
、列方向に複数本配置されている。 《表示部断面全体構造》 第２Ｂ図に示すように、液晶ＬＣを基準に下部透明ガラ
ス基板ＳＵＢＩ側には薄膜トランジスタＴＰＴおよび透
明画素電極ＩＴ○１が形戒され、上部透明ガラス基板Ｓ
ＵＢ２側にはカラーフィルタＦ　Ｉ　Ｌ、遮光用ブラッ
クマトリクスパターンを形或する遮光膜ＢＭが形或され
ている。下部透明ガラス基板ＳＵＢ　１はたとえば１　
．　１　［ｖ＋＋１程度の厚さで構成されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢＩ、ＳＵＢ２の左側縁部分
で外部引出配線の存在する部分の断面を示しており、右
側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の右側縁部分で
外部引出配線の存在しない部分の断面を示している。 第２Ｂ図の左側、右側のそれぞれに示すシール材ＳＬは
液晶ＬＣを封止するように構或されており、液晶封入口
（図示していない）を除く透明ガラス基板ＳＵＢＩ、Ｓ
ＵＢ２の縁周囲全体に沿って形成されている。シール材
ＳＬはたとえばエボキシ樹脂で形或されている。 上部透明ガラス基板Ｓｕｎ２側の共通透明画素電極ＩＴ
Ｏ２は、少なくとも一個所において、銀ペースト材ＳＩ
Ｌによって下部透明ガラス基板ＳＵＢＩ側に形戊された
外部引出配線に接続されている。この外部引出配線はゲ
ートｆｆｉｉａＴ、ソース電極ＳＤＩ、ドレイン電極Ｓ
Ｄ２のそれぞれと同一製造工程で形或される。 配向膜ＯＲＩＩ、ＯＲＩ２、透明画素電極ＩＴＯ１、共
通透明画素電極ＩＴ○２、保護膜ＰｓＶ１、ＰＳＶ２、
締縁膜Ｇｌのそれぞれの層は、シール材ＳＬの内側に形
成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透
明ガラス基板ＳＵＢＩ、上部透明ガラス基板ＳＵＢ２の
外側の表面に形成されている。 液晶ＬＣは液晶分子の向きを設定する下部配向膜○ＲＩ
Ｉと上部配向膜ＯＲＩ２との間に封入され．シール部Ｓ
Ｌよってシールされている．下部配向膜ＯＲＩＩは下部
透明ガラス基板ＳＵＢｌ側の保護膜ＰＳＶＩの上部に形
成される。 上部透明ガラス基板ＳＵＢ２の内側（液晶ＬＣ側）の表
面には，遮光膜ＢＭ、カラーフィルタＦＩＬ，保護膜Ｐ
ＳＶ２、共通透明画素電極ＩＴＯ２　（ＣＯＭ）および
上部配向膜○Ｒ４２が１頓次積層して設けられている。 この液晶表示装置は下部透明ガラス基板ＳＵＢｌ側、上
部透明ガラス基板ＳＵＢ２側のそれぞれの層を別々に形
成し、その後上下透明ガラス基板ＳＵＢＩ、ＳＵＢ２を
重ね合わせ、両者間に液晶ＬＣを封入することによって
組み立てられる。 《薄膜トランジスタＴＰＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると，チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴ１、ＴＦＴ２およびＴＦＴ３で構或
されている。？Ｊｌｌ’Ｊ｝−ランジスタＴＰＴＩ〜Ｔ
ＦＴ３のそれぞれは実質的に同一サイズ（チャンネル長
と幅が同じ）で構成されている。この分割された薄膜ト
ランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれは、主にゲー
ト電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、ｉｎｔｒ
ｉｎｓｉｃ、導電型決定不純物がドープされていない）
非品質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一
対のソース電極ＳＤＩおよびドレイン電極ＳＤ２で構成
されている。なお、ソース・ドレインは本来その間のバ
イアス極性によって決まり、この液晶表示装置の回路で
はその極性は動作中反転するので，ソース・ドレインは
動作中入れ替わると理解されたい。しかし、以下の説明
でも、便宜上一方をソース、他方をドレインと固定して
表現する．《ゲート電極ＧＴ＞ ゲート電極ＧＴは第４図（第２Ａ図の第１導電膜ｇ１、
第２導電膜ｇ２およびｉ型半導体層Ａｓのみを描いた平
面図）に詳細に示すように、走査信号１ｉＡＧＬから垂
直方向（第２Ａ図および第４図において上方向）に突出
する形状で構或されている（丁字形状に分岐されている
）。ゲート電極ＧＴは薄膜トランジスタＴＦＴ１〜Ｔ　
Ｆ　Ｔ．３のそれぞれの形ｔｃ領域まで突出するように
構成されている．薄膜トランジスタＴＦＴＩ−ＴＦＴ３
のそれぞれのゲート電極ＧＴは，一体に（共通ゲート電
極として）構成されており、走査信号線ＧＬに連続して
形威されている。ゲート電極ＧＴは、薄膜トランジスタ
ＴＰＴの形成領域において大きい段差を作らないように
、単層の第１導電膜ｇｌで構成する。第１導Ｍｌ膜ｇ１
はたとえばスパッタで形或されたクロム（Ｃｒ）膜を用
い、１０００［：人コ程度の膜厚で形或する。 このゲート電極ＧＴは第２Ａ図、第２Ｂ図および第４図
に示されているように、ｉ型半導体ｍＡＳを完全に覆う
よう（下方からみて）それより太き目に形成される。し
たがって，下部透明ガラス基板ＳＵＢＩの下方に蛍光灯
等のバックライトＢＬを取り付けた場合、この不透明な
クロムからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず，光照射による
導電現象すなわち薄膜トランジスタＴＰＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース’？ｌ　ｍ　Ｓ　Ｄ　Ｉとドレイン電極
ＳＤ２との間をまたがるに最低限必要な（ゲート電極Ｇ
Ｔとソース電ｔｉ　Ｓ　Ｄ　１、ドレイン電極ＳＤ２と
の位置合わせ余裕分も含めて）幅を持ち、チャンネル幅
Ｗを決めるその奥行き長さはソース電ｉｓＤｌとドレイ
ン電＋ＭＳＤ２との間の距離（チャンネル長）Ｌとの比
、すなわち相互コンダクタンスｇｍを決定するファクタ
Ｗ／Ｌをいくつにするかによって決められる。 この液晶表示装置におけるゲート電極ＧＴの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 なお、ゲート電極ＧＴのゲートおよび遮光の機能面から
だけで考えれば、ゲート電極ＧＴおよび走査信号線ＯＬ
は単一の層で一体に形成してもよく、この場合不透明導
電材料としてシリコンを含有させたアルミニウム（Ａｌ
）．純アルミニウム，パラジウム（Ｐｄ）を含有させた
アルミニウム等を選ぶことができる。 《走査信号線ＧＬ＞ 走査信号線ＧＬは第１導電膜ｇ１およびその上部に設け
られた第２導電膜ｇ２からなる複合膜で構威されている
。この走査信号線ＧＬの第工導電膜ｇ１はゲート電極Ｇ
Ｔの第１導電膜ｇ１と同一製造工程で形成され、かつ一
体に構成されている．第２導電膜ｇ２はたとえばスパッ
タで形戒されたアルミニウム膜を用い、１０００〜５５
００［人コ程度の膜厚で形成する。第２導電膜ｇ２は走
査信号線ＧＬの抵抗値を低減し、信号伝達速度の高速化
（画素の情報の書込特性向上）を図ることができるよう
に構成されている。 また、走査信号線ＧＬは第工導電膜ｇ１の幅寸法に比べ
て第２導電膜ｇ２の幅寸法を小さく構成している。すな
わち、走査信号線ＧＬはその側壁の段差形状がゆるやか
になっている。 《絶縁膜Ｇ■》 維縁膜ＧＩは薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそ
れぞれのゲート＃！縁膜として使用される。 絶縁膜ＧＩはゲート電極ＧＴおよび走査信号ｎＧＬの上
層に形或されている．絶縁膜ＧＩはたとえばプラズマＣ
ＶＤで形成された窒化シリコン膜を用い、３０００［人
］程度の膜厚で形或する。 《ｉ型半導体層ＡＳ＞ ｉ型半導体層ＡＳは，第４図に示すように，複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のチャネル形成領域として使用される。ｉ型半導体層Ａ
Ｓは非品質シリコン膜または多結晶シリコン膜で形威し
，約１８００［人］程度の膜厚で形成する。 このｉ型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
，Ｎ４からなるゲート絶縁膜として使用される絶縁膜Ｇ
Ｉの形或に連続して、同じプラズマＣＶＤ装置で，しか
もそのプラズマＣＶＤ装置から外部に露出することなく
形威される。また、オーミックコンタクト用のＰをドー
プしたＮ＋型半導体Ｗｉｄｏ（第２Ｂ図）も同様に連続
して約４００［入コの厚さに形或される。しかる後、下
部透明ガラス基板ＳＵＢ　１はＣＶＤ装置から外に取り
出され、写真処理技術によりＮナ型半導体ＭｄＯおよび
ｉ型半導体ＩＡｓは第２Ａ図，第２Ｂ図および第４図に
示すように独立した島状にパターニングされる。 ｉ型半導体層ＡＳは、第２Ａ図および第４図に詳細に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーパ部）の両者間にも設けられている。この
交差部のｉ型半導体ＲＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減するように構威さ
れている。 《ソース電極ＳＤＩ、ドレイン電極ＳＤ２＞複数に分割
された薄膜トランジスタＴＦＴ↓〜ＴＦＴ３のそれぞれ
のソース電極ＳＤ１とドレイン電極ＳＤ２とは、第２Ａ
図、第２Ｂ図および第５図（第２Ａ図の第ｌ〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すように
、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられてい
る。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ＋型半導体層ｄｏに接触する下層側から、第１導電膜
ｄｉ、第２導電膜ｄ２，第３導電膜ｄ３を順次重ね合わ
せて構成されている。ソース電極ＳＤＩの第１導電膜ｄ
ｉ．第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン
電極ＳＤ２の第１導電膜ｄ１、第２導電膜ｄ２および第
３導電膜ｄ３と同一製造工程で形或される。 第１導電膜ｄ１はスパッタで形戊したクロム膜を用い、
５００〜１０００［入コのＩｌε厚（この液晶表示装置
では、６００［人］程度の膜厚）で形或する。クロム膜
は膜厚を厚く形或するとストレスが大きくなるので、２
０００［入］程度の膜厚を越えない範囲で形戒する。ク
ロム膜はＮ＋型半導体層ｄｏとの接触が良好である。ク
ロム膜は後述する第２導電膜ｄ２のアルミニウムがＮ＋
型半導体層ｄｏに拡散することを防止するいわゆるバリ
ア層を構或する。 第１導電膜ｄ１としては、クロ覧ム膜の他に高融点金属
（Ｍｏ，Ｔｉ．Ｔａ．Ｗ）膜、高融点金属シリサイド（
ＭｏＳｉ２、ＴｉＳｉ２、ＴａＳｉ２、ＷＳｉ２）膜で
形或してもよい。 第ｌｍ電膜ｄｉを写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第１導電膜ｄ１を
マスクとして、Ｎ＋型半導体層ｄＯが除去される。つま
り、ｉ型半導体Ｊ’ｌＡＳ上に残っていたＮ＋型半導体
層ｄｏは第１導電膜ｄ１以外の部分がセルファラインで
除去される。このとき、Ｎ＋型半導体／９ｄＯはその厚
さ分は全て除去されるようエッチされるので、ｉ型半導
体ｆｆｌＡＳも若干その表面部分でエッチされるが、そ
の程度はエッチ時間で制御すればよい。 しかる後、第２導電膜ｄ２がアルミニウムのスパッタリ
ングで３０００〜５５００［入コの膜厚（この液晶表示
装置では、３５００（：λコ程度の膜厚）に形成される
。アルミニウム膜はクロム膜に比べてストレスが小さく
、厚い膜厚に形或することが可能で、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を
低減するように構威されている。第２導電膜ｄ２として
はアルミニウム膜の他にシリコンや銅（Ｃｕ）を添加物
として含有させたアルミニウム膜で形成してもよい。 第２導電膜ｄ２の写真処理技術によるパターニング後、
第３導電膜ｄ３が形或される。この第３導電膜ｄ３はス
パッタリングで形或された透明導電膜（Ｉｎｄｕｉｍ−
Ｔｉｎ−Ｏｘｉｄｅ　　Ｉ　Ｔ　Ｏ　：ネサ膜）からな
り、１０００〜２０００［入コの膜厚（この液晶表示装
置では、１２００［入］程度の膜厚）で形威される。こ
の第３導電膜ｄ３はソース電極ＳＤＩ、ドレイン電極Ｓ
Ｄ２および映像信号線ＤＬを構或するとともに、透明画
素電極ＴＴＯＩを構或するようになっている。 ソース電極ＳＤＩの第１導電膜ｄ１，ドレイン電極ＳＤ
２の第１導電膜ｄ１のそれぞれは、上層の第２導電膜ｄ
２および第３導電膜ｄ３に比べて内側に（チャンネル領
域内に）大きく入り込んでいる。つまり、これらの部分
における第ｔＲ電膜ｄ１は第２導電膜ｄ２、第３導電膜
ｄ３とは無関係に薄膜・トランジスタＴＰＴのゲート長
Ｌを規定できるように構或されている。 ソース電極ＳＤＩは透明画素電極ＩＴＯＩに接続されて
いる。ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段差形
状（第↓導電膜ｇ１の膜厚、Ｎ”型半導体ＪＩｌｄＯの
膜厚およびｉ型半導体，ＩＩＡＳの膜厚を加算した膜厚
に相当する段差）に沿って構威されている．具体的には
、ソース電極ＳＤＩは、ｉ型半導体層Ａｓの段差形状に
沿って形威された第ｌ導電膜ｄ１と、この第１導電膜ｄ
１の上部にそれに比べて透明画素電極ＩＴＯＩと接続さ
れる側を小さいサイズで形成した第２導電膜ｄ２と、こ
の第２導電膜ｄ２から露出する第１導電膜ｄ１に接続さ
れた第３導電膜ｄ３とで構威されている。 ソース電極ＳＤＩの第２導電膜ｄ２は第１導電膜ｄ１の
クロム膜がストレスの増大から厚く形或できず、　ｉ型
半導体層ＡＳの段差形状を乗り越えられないので、この
ｉ型半導体層ＡＳを乗り越えるために構戊されている。 つまり、第２導電膜ｄ２は厚く形戊することでステップ
力バレッジを向上している。第２導電膜ｄ２は厚く形成
できるので、ソースｔｊ１極ＳＤＩの抵抗値（ドレイン
ｔｔ’ｆｆｉｓＤ２や映像信号線ＤＬについても同様）
の低減に大きく寄与している。第３導電膜ｄ３は第２Ｐ
Ｉ．電膜ｄ２のｉ型半導体層ＡＳに起因する段差形状を
乗り越えることができないので、第２導電膜ｄ２のサイ
ズを小さくすることで、露出する第１導電膜ｄ１に接続
するように構威されている。第１導電膜ｄ↓と第３導電
膜ｄ３とは接着性が良好であるばかりか、両者間の接続
部の段差形状が小さいので、ソース電極ＳＤＩと透明画
素電極ＩＴＯＩとを確実に接続することができる。 《透明画素電極ＩＴ○１》 透明画素電極ＩＴＯ上は各画素毎に設けられており、液
晶表示部の画素電極の一方を構或する。 透明画素電極ＩＴＯＩは画素の複数に分割された博膜ト
ランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれに対応して３
つの分割透明画素電極Ｅｌ．Ｅ２、Ｅ３に分割されてい
る。分割透明画素電極Ｅ１〜Ｅ３は各々薄膜トランジス
タＴＰＴのソース電極ＳＤＩに接続されている。 分割透明画素電極Ｅｌ〜Ｅ３のそれぞれは実質的に同一
面積となるようにパターニングされてレ）る。 このように、■画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＰＴＩ〜ＴＦＴ３に分割し、この複
数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
それぞれに分割透明画素電極Ｅ１〜Ｅ３のそれぞれを接
続することにより、分割された一部分（たとえば、薄膜
トランジスタＴＦＴＩ）が点欠陥になっても、画素全体
でみれば点欠陥でなくなる（薄膜トランジスタＴＦＴ２
および薄膜トランジスタＴＦＴ３が欠陥でない）ので、
点欠陥の確率を低減することができ、また欠陥を見にく
くすることができる。 また，分割透明画素電極Ｅ１〜Ｅ３のそれぞれを実質的
に同一面積で構或することにより、分割透明画素電極Ｅ
１〜Ｅ３のそれぞれと共通透明画素電極ＩＴ○２とで構
成されるそれぞれの液晶容ｆｋ　Ｃ　ｐｉｘを均一にす
ることができる。 《保護膜ＰＳＶＩ＞ 第１Ａ図にも示すように、薄膜トランジスタＴＰＴおよ
び透明画素電極ＩＴ○↑上には保護膜ＰＳＶＩが設けら
れている。保護膜ＰＳＶＩは主に薄膜トランジスタＴＰ
Ｔを湿気等から保護するために形成されており、光透過
率が高くしかも耐湿性の良いものを使用する。保護膜Ｐ
ＳＶＩはアミノシラン変性エポキシ樹脂（特願昭６３　
−　８８５９４号）で形威されており、０．５［一１程
度の膜厚で形或する。 保護膜ＰＳＶＩはアミノシラン変性エポキシ樹脂で形威
されているから、保護膜ＰＳＶＩを設けるのに高価’Ｉ
　Ｃ　Ｖ　Ｄ装置等の真空装置を使用しないので，作業
能率が良く、また製造コストが安価となる。さらに、保
護膜ＰＳＶＩの材質が絶縁膜ＧＩの材質とが異なるから
、保護膜ＰＳＶＩを形或する際に絶縁膜ＧＩを損傷する
ことがないので、薄膜トランジスタＴＰＴの欠陥が生ず
ることはない。 ．なお、保護膜ＰＳＶＩの膜厚が０．２［−１以下のと
きには、３膜トランジスタＴＰＴの保護効果がなく，ま
た保護膜ＰＳＶＩの膜厚が１．５［／７ｆｆｌコ以上の
ときには，液晶ＬＣに動作遅れが生ずるから、保護膜Ｐ
Ｓｖ↓の膜厚を０．３〜１．３［ｌＭ］にするのが望ま
しい。 《遮光膜ＢＭ＞ 上部透明ガラス基板ＳＵＢＺ側には、外部光（第２Ｂ図
では上方からの光）がチャネル形或領域として使用され
るｉ型半導体層ＡＳに入射されないように、遮蔽膜ＢＭ
が設けられ，遮蔽膜ＢＭは第６図のハッチングに示すよ
うなパターンとされている。なお、第６図は第２Ａ図に
おけるＩＴ○膜からなる第３導電膜ｄ３、カラーフィル
タＦＩＬおよび遮光膜ＢＭのみを描いた平面図である。 遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形成されており、この液晶表示装
置ではクロム膜がスパッタリングで１３０Ｑ［入］程度
の膜厚に形戊される。 したがって、薄膜トランジスタＴＦＴＩ〜ＴＦＴ３のｉ
型半導体層ＡＳは上下にある遮光膜ＢＭおよび太き目の
ゲート電極ＧＴによってサンドインチにされ、その部分
は外部の自然光やバックライト光が当たらなくなる。遮
光膜ＢＭは第６図のハッチング部分で示すように、画素
の周囲に形戊され、つまり遮光膜ＢＭは格子状に形成さ
れ（ブラックマトリクス）、この格子で↓画素の有効表
示領域が仕切られている。したがって，各画素の輪郭が
遮光膜Ｂ　Ｍによってはっきりとし、コントラストが向
上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対す
る】在光とブラックマトリクスとの２つの機能をもつ。 なお、バックライトを上部透明ガラス基板ＳＵＢｚ側に
取り付け、下部透明ガラス基板ＳＵＢ　１を観察側（外
部露出側）とすることもできる。 《共通透明画素電極ＩＴＯ２＞ 共通透明画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵ
ＢＩ側に画素毎に設けられた透明画素電極ＩＴＯＩに対
向し、液晶ＬＣの光学的な状態は各画素電極ＩＴＯＩと
共通透明画素電極ＴＴＯ２との間の電位差（電界）に応
答して変化する。この共通透明画素電極ＩＴ○２にはコ
モン電圧ｖｃｏｌ！ｌが印加されるように構威されてい
る。コモン電圧Ｖｃｏｍは映像信号線ＤＬに印加される
ロウレベルの廓動電圧ＶｄＩＩｉｎとハイレベルの駈動
電圧Ｖｄｍａｘとの中間電位である。 《カラーフィルタＦＩＬ＞ カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形
或される染色基材に染料を着色して構戊されている。カ
ラーフィルタＦＩＬは画素に対向する位置に各画素毎に
ドット状に形威され（第７図）、染め分けられている（
第７図は第３図の第３導電膜磨ｄ３とカラーフィルタＦ
ＩＬのみを描いたもので、Ｒ．Ｇ．Ｂの各カラーフィル
ターＦＩＬはそれぞれ、４５″、１３５°，クロスのハ
ッチを施してある）。カラーフィルタＦＩＬは第６図に
示すように透明画素電極Ｉ　Ｔ○１（Ｅｌ〜Ｅ３）の全
てを覆うように太き目に形成され、遮光膜ＢＭはカラー
フィルタＦＩＬおよび透明画素ｔｌ［ｘＴＯＩのエッジ
部分と重なるよう透明画素電極■Ｔ○１の周縁部より内
側に形或されている。 カラーフィルタＦＩＬは次のように形或することができ
る。まず、上部透明ガラス基板ＳＵＢ２の表面に染色基
材を形戊し，フォトリソグラフィ技術で赤色フィルタ形
或領域以外の染色基材を除去する。この後，染色基材を
赤色染料で染め，固着処理を施し，赤色フィルタＲを形
或する。つぎに、同様な工程を施すことによって、緑色
フィルタＧ、青色フィルタＢを順次形或する。 《保護膜ＰＳＶ２＞ 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂，エポキシ樹脂等の透明樹脂材料で形或されている。 《画素配列》 液晶表示部の各画素は、第３図および第７図に示すよう
に、走査信号線ＯＬが延在する方向と同一列方向に複数
配置され、画素列Ｘｉ，Ｘ２．Ｘ３，Ｘ４，・・・のそ
れぞれを構或している。各画素列Ｘｉ，Ｘ２，Ｘ３，Ｘ
４，　　・＋７１それぞれの画素は、薄膜トランジスタ
ＴＦＴＩ〜ＴＦＴ３および分割透明画素電極Ｅ１〜Ｅ３
の配置位置を同一に構或している。つまり，奇数画素列
Ｘ１．，Ｘ３，・・のそれぞれの画素は、薄膜トランジ
スタＴＰＴ｛〜ＴＦＴ３の配置位置を左側、分割透明画
素電極Ｅ１〜Ｅ３の配置位置を右側に構威している。 奇数画素列Ｘｉ，Ｘ３，・・・のそれぞれの行方向の隣
りの偶数画素列Ｘ２，Ｘ４，・・・のそれぞれの画素は
、奇数画素列Ｘ上，Ｘ３，・・・のそれぞれの画素を映
像信号線ＤＬの延在方向を基準にして線対称でひっくり
返した画素で構或されている。すなわち、画素列Ｘ２，
Ｘ４，・・・のそれぞれの画素は、薄膜トランジスタＴ
ＰＴＩ〜ＴＦＴ３の配置位置を右側、透明画素電極Ｅ１
〜Ｅ３の配置位置を左側に構成している。そして、画素
列Ｘ２，Ｘ４，・・のそれぞれの画素は、画素列Ｘｉ，
Ｘ３，・・・のそれぞれの画素に対し、列方向に半画素
間隔移動させて（ずらして）配置されている。つまり、
画素列Ｘの各画素間隔を１．０　（　１．０ピッチ）と
すると，次段の画素列又は、各画素間隔を１．０とし、
前段の画素列Ｘに対して列方向に０．５画素間隔（０．
５ピッチ）ずれている。各画素間を行方向に延在する映
像信号線ＤＬは、各画素列Ｘ間において、半画素間隔分
（０．５ピッチ分）列方向に延在するように構或されて
いる。 その結果、第７図に示すように，前段の画素列Ｘの所定
色フィルタが形威された画素（たとえば、画素列Ｘ３の
赤色フィルタＲが形威された画素）と次段の画素列Ｘの
同一色フィルタが形或された画素（たとえば，画素列Ｘ
４の赤色フィルタＲが形威された画素）とが１．５画素
間隔（ｌ．５ピッチ）離隔され，またＲＧＢのカラーフ
ィルタＦＩＬは三角形配置となる。カラーフィルタＦＩ
ＬのＲＧＢの三角形配置構造は，各色の混色を良くする
ことができるので、カラー画像の解像度を向上すること
ができる。 また、映像信号線ＤＬは、各画素列Ｘ間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き、また映像信号線ＤＬの迂回をなくし、多層配線構造
を廃止することができる， 《表示装置全体等価回路》 この液晶表示装置の等価回路を第８図に示す。 ＸｉＧ，Ｘｉ＋ＩＧ，・・・は、緑色フィルタＧが形成
される画素に接続された映像信号線ＤＬである。 ＸｉＢ，Ｘｉ＋ＩＢ，・・・は、青色フィルタＢが形成
される画素に接続された映像信号線ＤＬである。 Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は，赤色フィルタＲが
形成される画素に接続された映像信号線ＤＬである。こ
れらの映像信号線ＤＬは、映像信号恥動回路で選択され
る。Ｙｉは第３図および第７図に示す画素列Ｘ１を選択
する走査信号線ＧＬである。 同様に、Ｙｉ＋１，Ｙｉ＋２，・・・のそれぞれは、画
素列Ｘ２，Ｘ３，・・・のそれぞれを選択する走査信号
線ＧＬである。これらの走査信号線ＧＬは垂直走査回路
に接続されている。 《保持容量素子Ｃ　ａｄｄの構造》 分割透明画素電極Ｅ１〜Ｅ３のそれぞれは、薄膜トラン
ジスタＴＰＴと接続される端部と反対側の端部において
、隣りの走査信号線ＧＬと重なるよう，Ｌ字状に屈折し
て形或されている。この重ね合わせは、第２Ｃ図からも
明らかなように、分割透明画素電極Ｅ１〜Ｅ３のそれぞ
れを一方の電極ＰＬ２とし，隣りの走査信号，ＩＸＧＬ
を他方の電極ＰＬＩとする保持容量素子（静電容量素子
）Ｃ　ａｄｄを構或する。この保持容量素子Ｃ　ａｄｄ
の誘電体膜は、薄膜トランジスタＴＰＴのゲート絶縁膜
として使用される絶縁膜ＧＩと同一層で構威されている
。 保持容量素子Ｃ　ａｄｄは、第４図からも明らかなよう
に、ゲート線ＧＬの第１導電膜ｇｌの輻を広げた部分に
形威されている。なお、映像信号！ＤＬと交差する部分
の第１導電膜ｇ１は映像信号線ＤＬとの短絡の確率を小
さくするため細くされている。 保持容量素子Ｃ　ａｄｄを構或するために重ね合わされ
る分割透明画素電極Ｅ１〜Ｅ３のそれぞれと電極ＰＬ１
との間の一部には、ソース電極ＳＤＩと同様に、段差形
状を乗り越える際に透明画素電極ＩＴＯＩが断線しない
ように、第ｌ導電膜ｄ１および第２４電膜ｄ２で構成さ
れた島領域が設けられている。この島領域は、透明画素
電極ＩＴ○１０面積（間口率）を低下しないように、で
きる限り小さく構成する。 《保持容量素子Ｃ　ａｄｄの等価回路とその動作》第２
Ａ図に示される画素の等価回路を第９図に示す。第９図
において、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電
極ＧＴとソース電極ＳＤＩとの間に形或される寄生容量
である。寄生容ＪｉｔＣｇｓの誘電体膜は絶縁膜ＧＩで
ある。Ｃｐｉｘは透明画素電極ＩＴＯＩ　（ＰＩＸ）と
共通透明画素電極ＩＴ○２　（ＣＯＭ）との間に形戊さ
れる液晶容量である。液晶容量Ｃ　ｐｉｘの誘電体膜は
液晶ＬＣ、保護膜ＰＳＶＩおよび配向１１ｇＯＲＩ１、
ＯＲｌ２である．Ｖｌｃは中点電位である。 保持容量素子Ｃ　ａｄｄは、薄膜トランジスタＴＰＴが
スイッチングするとき、中点電位（画素電極電位）Ｖ１
ｃに対するゲート電位変化ΔＶｇの影響を低減するよう
に働く。この様子を式で表すと、次式のようになる。 Δ　Ｖ　ｌｃ＝　｛Ｃ　ｇｓ／　（Ｃ　ｇｓ＋　Ｃ　ａ
ｄｄ＋　Ｃ　ｐｉｘ）｝Ｘ　　Δ　Ｖｇここで、ΔＶｌ
ｃはΔＶｇによる中点電位の変化分を表わす。この変化
分ΔＶｌｃは液晶ＬＣに加わる直流成分の原因となるが
、保持容量Ｃ　ａｄｄを大きくすればする程、その値を
小さくすることができる。また、保持容量素子Ｃ　ａｄ
ｄは放電時間を長くする作用もあり．１膜トランジスタ
ＴＰＴがオフした後の映像情報を長く蓄積する。液晶Ｌ
Ｃに印加される直流成分の低減は、液晶ＬＣの寿命を向
上し、液晶表示画面の切り替え時に前の画像が残るいわ
ゆる焼き付きを低減することができる。 前述したように、ゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう大きくされている分、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２とのオーバラップ面積が増え、し
たがって寄生容ｉｃｇｓが大きくなり、中点電位Ｖｌｃ
はゲート（走査）信号Ｖｇの影響を受け易くなるという
逆効果が生じる。 しかし、保持容量素子Ｃ　ａｄｄを設けることによりこ
のデメリットも解消することができる。 保持容旦素子Ｃａｄｄの保持容量は、画素の害込特性か
ら，液晶容′ｆｉｃｐｉｘに対して４〜８倍（４・Ｃ　
ｐｉｘ＜　Ｃ　ａｄｄ＜　８　・Ｃ　ｐｉｘ）　、重ね
合わせ容ｉｃｇｓに対して８〜３２倍（８　・（，ｇｓ
＜Ｃａｄｄ＜３２・Ｃｇｓ）程度の値に設定する。 《保持容量素子Ｃ　ａｄｄ電極線の結線方法》容量電極
線としてのみ使用される最終段の走査信号線ＧＬ（また
は初段の走査信号ｆｉＧＬ）は、第８図に示すように、
共通透明画素電ｔ＝ｍ　Ｉ　Ｔ　Ｏ　２（Ｖｃｏｍ）に
接続する。共通透明画素電極ＩＴＯ２は、第２Ｂ図に示
すように，液晶表示装置の周縁部において銀ペースト材
ＳＬによって外部引出配線に接続されている。しかも，
この外部引出配線の一部の導電層（ｇｌおよびｇ２）は
走査信号線ＧＬと同一製造工程で構成されている。この
結果、最終段の走査信号線（容量電極線）ＧＬは、共通
透明画素電極ＩＴ○２に簡単に接続することができる。 または、第８図の点線で示すように、最終段（初段）の
走査信号線（容量電極線）ＧＬを初段（最終段）の走査
信号線ＧＬに接続してもよい。 なお，この接続は液晶表示部内の内部配線あるいは外部
引出配線によって行なうことができる。 《保持容量素子Ｃａｄｄの走査信号による直流分相殺》 この液晶表示装置は、先に本願出願人によって出願され
た特願昭６２−９５１２５号に記載される直流相殺方式
（ＤＣキャンセル方式）に基づき、第１０図（タイムチ
ャート）に示すように，走査信号線ＧＬの師動電圧を制
御することによってさらに液晶ＬＣに加わる直流或分を
低減することができる。第１０図において、ｖ１は任意
の走査信号線ＧＬの邸動電圧、Ｖｉ＋１はその次段の走
査信号線ＧＬの匪動電圧である。Ｖｅｅは映像信号ＩＤ
Ｌに印加されるロウレベルの原動電圧Ｖ　ｄ　ｍｉｎ、
Ｖｄｄは映像信号線ＤＬに印加されるハイレベルの晩動
電圧Ｖ　ｄ　ｖａａｘである。各時刻ｔ＝ｔ　１〜ｔ４
における中点電位Ｖｌｃ（第９図参照）の電圧変化分Δ
■、〜Δｖ４は、画素の合計の容量Ｃ＝Ｃｇｓ＋Ｃ　ｐ
ｉｘ　＋　Ｃ　ａｄｄとすると、次式で表される。 △Ｖ　１　＝（　Ｃ　ｇ　ｓ　／　Ｃ　）　・Ｖ　２△
Ｖ２＝＋（Ｃｇｓ／Ｃ）・（Ｖ１＋Ｖ２）（Ｃ　ａｄｄ
　／　Ｃ　）　・Ｖ　２ △Ｖ３＝−（Ｃｇｓ／Ｃ）・Ｖ１ ＋（Ｃａｄｄ／Ｃ）・（Ｖ１＋Ｖ２） ΔＶ，＝一（Ｃａｄｄ／Ｃ）・ｖ１ ここで、走査信号線ＧＬに印加される陣動電圧が充分で
あれば（下記【注］参照）、液晶ＬＣに加わる直流電圧
は、次式で表される。 △Ｖ，　＋　ΔＶ４＝　（Ｃａｄｄ−Ｖ　２　−　Ｃｇ
ｓ−Ｖ　１　）／　Ｃしたがって、Ｃａｄｄ−Ｖ　２　
＝　Ｃｇｓ−Ｖ　１とすると，液晶ＬＣに加わる直流電
圧は○になる。 ［注）時刻ｔｌ．ｔ２で恥動電圧Ｖｉの変化分が中点電
位Ｖｉｃに影響を及ぼすが、ｔ２〜ｔ３の期間に中点電
位Ｖｉａは信号線Ｘｉを通じて映像信号電位と同じ電位
にされる（映像信号の十分な書き込み）。液晶ＬＣにか
かる電位は薄膜トランジスタＴＰＴがオフした直後の電
位でほぼ決定される（薄膜トランジスタＴＰＴのオフ期
間がオン期間より圧倒的に長い）。したがって、液晶Ｌ
Ｃにかかる直流分の計算は、期間ｔ１〜ｔ３はほぼ無視
でき、スリ膜トランジスタＴＰＴがオフ直後の電位、す
なわち時刻ｔ３、ｔ４における過渡時の影響を考えれば
よい。なお、映像信号はフレーム毎、あるいはライン毎
に極性が反転し、映像信号そのものによる直流分は零と
されている。 つまり、直流相殺方式は、寄生容量Ｃｇｓによる中点電
位Ｖｌｃの引き込みによる低下分を、保持容量素子Ｃ　
ａｄｄおよび次段の走査信号線（容量電極１ｉ！）ＧＬ
に印加される邸動電圧によって押し上げ、液晶ＬＣに加
わる直流戊分をＨ２めで小さくすることができる。この
結果，液晶表示装置は故品ＬＣの寿命を向上することが
できる。もちろん、遮光効果を上げるためにゲート’ｌ
ｔ！　ｔ’４　Ｇ　Ｔを大きくした場合、それに伴って
保持容量素子Ｃ；＋ｄｄの保持容量を大きくすればよい
。 つぎに，第｛↓図により第ＩＡ図等に示した液晶表示装
置を製造する方法について説明する。まず、第１１図（
ａ）に示すように、下部透明ガラス基板ＳＵＢＩ上にＭ
膜トランジスタＴＰＴを形戊したのち、薄膜トランジス
タＴＦＴ上にスピンナによりＨさ０．５［７Ｍ］のアミ
ノシラン変性エボキシ樹脂を塗布し、２００［℃］でベ
ーキングする。つぎに、第１１図（ｂ）に示すように、
ホトレジストを塗布し，露光、現像により端子部を除く
有効面にホトレジストパターンＲＳＴを形戊する。つぎ
に、第１１図（ｃ）に示すように、０２灰化処理により
ホトレジストパターンＲＳＴをマスクにして端子部のア
ミノシラン変性エボキシ樹脂を除去して、保護膜ＰＳＶ
Ｉを形成し、ホトレジストパターンＲＳＴを除去したの
ち、０２灰化処理を行なう。 つぎに、第１１図（ｄ）に示すように、印刷等により保
護膜ＰＳＶＩ上に配向膜○ＲＩＩを形戊する。 この液晶表示装置の製逍方法においては、保１穫膜ＰＳ
ＶＩの表面を０２沃化処理をしたのちに、保護膜ＰＳＶ
Ｉ上に配向膜○ＲＩＩを形或するから、保護膜ＰＳＶＩ
の表面の濡れ性が良好となるので、配向膜○ＲＩＩの接
着性が良好である。 なお、保護膜ＰＳＶＩを形或したのちの０２灰化処理を
１５［秒］以下行なったときには、配向膜○ＲＩＩに塗
り残しが発生し、また保護１摸ＰＳＶＬを形戊したのち
の０２沃化処理を９０［秒］以上行なったときには、保
護膜ＰＳｖ↓の膜減りばらつきが大きくなるから、保護
膜ＰＳＶＩを形１戊したのちの０２灰化処理を３０〜６
０［秒コ行なうのが望ましし）。 また、アミノシラン変性エポキシ樹脂を塗布したのちの
ベーキング温度を１３０［’Ｃ］以下としたときには、
アミノシラン変性エポキシ樹脂が未硬化となり、保護膜
ＰＳＶＩの絶縁性が低下し、またアミノシラン変性エボ
キシ梱脂を塗布したのちのベーキング温度を２５０［℃
］以上としたときには、アミノシラン変性エポキシ樹脂
に色が付き、保護ｖＡＰＳＶ１の光透過率が低くなるか
ら、アミノシラン変性エボキシ樹脂を塗布したのちのベ
ーキング温度を１５０〜２２０［゜Ｃ］とするのが望ま
しい。 以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 たとえば，上述実施例においては、ゲート電極形成→ゲ
ート絶縁膜形或→半導体層形或→ソース・トレイン電極
形或の逆スタガ構造を示したが、上下関係または作る順
番がそれと逆のスタガ構造でもこの発明は有効である。 また、上述実施例においては、有効面に全面に保護膜Ｐ
ＳＶＩを形或したが、第１Ｂ図に示すように、博膜トラ
ンジスタＴＰＴ部にのみアミノシラン変性エボキシ樹脂
からなる保．！！膜ＰＳＶＩ　ｌを形威してもよい。さ
らに、上述実施例においては、アミノシラン変性エポキ
シ樹脂からなる保護膜ＰＳＶＩ、ＰＳＶＩ　１を用いた
が，配向膜○ＲＩＩよりも光透過率が良い樹脂からなる
保護膜を用いればよい。また、上述実施例においては、
ホトリソグラフィ技術により保護膜ＰＳＶＩを形威した
が、印刷により保１；妻Ｉ摸を形戊してもよく、この場
合には製造コストがさらに安価になる。 ［発明の効果） 以上説明したように、この発明に係る液晶表示装置にお
いては、保護膜を設けるのに真空装″？ｉを使用しない
ので、作業能率が良く、また製造コス１−が安価となる
。さらに、保３膜の材質とゲート絶縁膜として使用する
絶縁膜の材質とが異なるから、保護膜を形成する際にゲ
ート絶縁［模として使用される絶縁膜を損傷することが
ないので、｝専嘆トランジスタの欠陥が生ずることはな
い。このように、この発明の効果は顕著である。

【図面の簡単な説明】

第１Ａ図は第２Ａ図等に示した液晶表示部の一部を示す
概略［祈而図、第１Ｂ図はこの発明に係る他のアクティ
ブ・マトリノクス方式のカラー液品表示装置の液晶表示
部の一部を示す既略断面図、第２Ａ図はこの発明が適用
されるアクティブ・マトリックス方式のカラー液晶表示
袋置の液晶表示部の一画素を示す要部平面図、第２Ｂ図
は第２Ａ図のＩＩＢ−ＪＩＢ切断線で切った部分とシー
ル部周辺部の断面図、第２Ｃ図は第２Ａ図のｒｒｃ−ｎ
ｃ切断線における断面図、第３図は第２Ａ図に示す画素
を複数配置した液晶表示部の要部平面図、第４図〜第６
図は第２Ａ図に示す画素の所定の暦のみを描いた平面図
，第７図は第３図に示す画素電極層とカラーフィルタ層
のみを描いた要部平面図，第８図はアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部を示す等
価回路図、第９図は第２Ａ図に記載される画素の等価回
路図、第１０図は直流相殺方式による走査信号線の開動
電圧を示すタイムチャート、第１１図はこの発明に係る
液晶表示装置を製造する方法の説明図である。 ＳＵ．Ｂ・・透明ガラス基板 ＧＬ・・・走査侶号線 ＤＬ・・・映像信号線 ＧＩ・・・絶林股 ＧＴ・・・ゲート電極 ＡＳ・・・ｉ型半導体層 ＳＤ・・・ソース電極または１・レイン電極ｐｓｖ・・
保護膜 ＢＭ・・遮光膜 ＬＣ・・・液晶 ＴＦＴ　−薄膜トランジスタ ｒＴｏ・・・透明画素電極 ｇ．ｄ・・・導電膜 Ｃ　ａｄｄ・・・保持容量素子 Ｃｇｓ・・寄生容量 Ｃ　ｐｉｘ・・・液晶容量

Claims (1)

1. 【特許請求の範囲】 １、薄膜トランジスタと画素電極とを画素の一構成要素
   とするアクティブ・マトリクス方式の液晶表示装置にお
   いて、上記薄膜トランジスタの保護膜が配向膜よりも光
   透過率が良い樹脂からなることを特徴とする液晶表示装
   置。 ２、薄膜トランジスタと画素電極とを画素の一構成要素
   とするアクティブ・マトリクス方式の液晶表示装置にお
   いて、上記薄膜トランジスタの保護膜がエポキシ樹脂か
   らなり、上記保護膜上に配向膜が設けられていることを
   特徴とする液晶表示装置。