JPH0356931A - カラー液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明はカラー液晶表示装置、特に薄膜トランジスタ
等を使用したアクティブ・マトリクス方式のカラー液晶
表示装置に関する。

【従来の技術】

アクティブ・マトリク入方式のカラー液晶表示装置は、
マトリクス状に配列された複数の画素電極の各々に対応
して非線形素子（スイッチング素子）を設けたものであ
る．各画素における液晶は理論的には常時邸動（デュー
ティ比１．０）されているので、時分割駆動方式を採用
している，いわゆる単純マトリクス方式と比べてアクテ
ィブ方式はコントラストが良く特にカラーでは欠かせな
い技術となりつつある。スイッチング素子として代表的
なものとしては薄膜トランジスタ（ＴＰＴ）がある。 従来のアクティブ・マトリクス方式のカラー液晶表示装
置においては、カラーフィルタをエポキシ樹脂、アクリ
ル樹脂等の有機物からなる保護膜で被覆することにより
，カラーフィルタの染料が液晶に漏れるのを防止してい
る。 なお、薄膜トランジスタを使用したアクティブ・マトリ
クス方式の液晶表示装置は、たとえば「冗長構成を採用
した１２．５型アクティブ・マ．トリクス方式カラー液
晶ディスプレイ」、日経エレクトロニクス、頁１９３〜
２１０、１９８６年ｌ２月１５日、日経マグロウヒル社
発行、で知られている。

【発明が解決しようとする課Ｍ】

しかし、このようなカラー液晶表示装置においては、０
２、Ｈ２０が保護膜を透過しやすいので、カラーフィル
タの色調が劣化しやく、また色の異なるカラーフィルタ
では保護膜に対する表面ぬれ性が異なるので、色の異な
るカラーフィルタ上に設けられた保護膜の膜厚が異なる
ため、保護膜の膜厚が不均一になる。 この発明は上述の課題を解決するためになされたもので
、カラーフィルタの色調が劣化することがなく、また保
護膜の膜厚が均一であるカラー液晶表示装置を提供する
ことを目的とする。

【課題を解決するための手段】

この目的を達或するため、この発明においては、カラー
フィルタを有機物からなる保護膜で被覆したカラー液晶
表示装置において、上記カラーフィルタと上記保護膜と
の間に烈機透明膜を設ける。 ［作用］ このカラー液晶表示装置においては，無機透明膜が○．
　、Ｈ．Ｏ　の透過を防止し、また無機透明膜により保
護膜を形或する際のぬれ性が均一となる。 ［実施例］ 以下，この発明の構成について，アクティブ゜マトリク
入方式のカラー液晶表示装置にこの発明を適用した実施
例とともに説明する。 なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第２Ａ図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示’ｘｉの一画素とその周辺を示す
平面図、第２Ｂ図は第２Ａ図のＩｒＢ一ＩＩＢ切断線に
おける断面と表示パネルのシール部付近の断面を示す図
、第２Ｃ図は第２Ａ図のｎｃ−ｔｒｃ切断線における断
面図である。また、第３図（要部平面図）には第２Ａ図
に示す画素を襟数配置したときの平面図を示す。 《画素配置》 第２Ａ図に示すように、各画素は隣接する２本の走査信
号線（ゲート信号線または水平信号線）ＯＬと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。 各画素は薄膜トランジスタＴＰＴ、透明画素電極ＩＴ○
１および保持容量素子Ｃ　ａｄｄを含む。走査信号線Ｇ
Ｌは列方向に延在し、行方向に複数本配置されている。 映像信号線ＤＬは行方向に延在し、列方向に複数本配置
されている。 《表示部断面全体構造》 第２Ｂ図に示すように、液晶ＬＣを基準に下部透明ガラ
ス基板ＳＵＢＩ側には薄膜トランジスタＴＰＴおよび透
明画素電極ＩＴ○１が形成され、上部透明ガラス基板Ｓ
ＵＢＺ側にはカラーフィルタＦＩＬ．遮光用ブラックマ
トリクスパターンを形或する遮光膜ＢＭが形或されてい
る。下部透明ガラス基板ＳＵＢ　１はたとえば１　．　
１　［ｍｍｌ程度の厚さで構或されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢＩ、ＳＵＢ２の左側縁部分
で外部引出配線の存在する部分の断面を示しており、右
側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の右側縁部分で
外部引出配線の存在しない部分の断面を示している。 第２Ｂ図の左側、右側のそれぞれシこ示すシール材ＳＬ
は液晶ＬＣを封止するように構成されており、液晶封入
口（図示していない）を除く透明ガラス基板ＳｔＪＢ１
、ＳＵＢ２の林周囲全体に沿って形或されている。シー
ル材ＳＬはたとえばエポキシ樹脂で形或されている。 上部透明ガラス基板ＳＵＢ２側の共通透明画素電極ＩＴ
Ｏ２は、少なくとも一個所において、銀ペースト材ＳＩ
Ｌによって下部透明ガラス基板ＳＵＢＩ側に形或された
外部引出配線に接続されている。この外部引出配線はゲ
ート電極ＧＴ、ソース電極ＳＤＩ、ドレイン電極ＳＤ２
のそれぞれと同一製造工程で形成される。 配向膜○ＲＩＩ、ＯＲＩ２、透明画素電極ＩＴ○王、共
通透明画素電極ＩＴ○２、保護膜ＰＳＶ１、ＰＳＶ２．
絶縁膜ＧＩのそれぞれの層は、シール材ＳＬの内側に形
成される。偏光板ＰＯＬＩ、ＰＯＬ２はそれぞれ下部透
明ガラス基板ＳＵＢＩ、上部透明ガラス基板ＳＵＢ２の
外側の表面に形威されている。 液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
Ｉと上部配向膜○ＲＩ２との間に封入され，シール部Ｓ
Ｌよってシールされている。 下部配向膜○ＲＩＩは下部透明ガラス基板ＳＵＢｌ側の
保護膜ＰＳＶＩの上部に形威される。 上部透明ガラス基板ＳＵＢ２の内側（液晶ＬＣ側）の表
面には、遮光膜ＢＭ、カラーフィルタＦＩＬ．保護膜Ｐ
ＳＶ２、共通透明画素電極ＩＴＯ２　（ＣＯＭ）および
上部配向膜ＯＲＩ２が順次積層して設けられている． この液晶表示装置は下部透明ガラス基板ＳＵＢｌ側、上
部透明ガラス基板ＳＵＢ２側のそれぞれの層を別々に形
成し、その後上下透明ガラス基板ＳＯＢ↓、ＳＵＢ２を
重ね合わせ，両者間に液品ＬＣを封入することによって
組み立てられる。 《薄膜トランジスタＴＰＴ）＞ 薄膜トランジスタＴＰＴは，ゲート電極ＧＴに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり，バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、河膜トランジスタ（分割蒲膜ト
ランジスタ）ＴＦＴＩ、ＴＰＴ２およびＴＦＴ３で構或
されている。薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそ
れぞれは実質的に同一サイズ（チャンネル長と輻が同じ
）で構戒されている。この分割された薄膜トランジスタ
ＴＰＴＩ〜ＴＦＴ３のそれぞれは、主にゲート電極ＧＴ
、ゲート絶縁膜ＣＩ、ｉ型（真性、ｉｎｔｒｉｎｓｉｃ
、導電型決定不純物がドープされていない）非品質シリ
コン（Ｓｉ）からなるｉ型半導体ＩＡｓ、一対のソース
電極ＳＤ１およびドレイン電極ＳＤ２で構或されている
。なお、ソース・トレインは本来その間のバイアス極性
によって決まり、この液晶表示装置の回路ではその極性
は動作中反転するので、ソース・ドレインは動作中入れ
替わると理解されたい。しかし、以下の説明でも、便宜
上一方をソース、他方をドレインと固定して表現する。 《ゲート電極ＧＴ＞ ゲート電極ＧＴは第４図（第２Ａ図の第１導電膜ｇ１、
第２導電膜ｇ２およびｉ型半導体層ＡＳのみを描いた平
面図）に詳細に示すように、走査信号線ＧＬから垂直方
向（第２Ａ図および第４図において上方向）に突出する
形状で構威されている（丁字形状に分岐されている）。 ゲート電極ＧＴは薄膜トランジスタＴＰＴＩ〜ＴＦＴ３
のそれぞれの形或領域まで突出するように構或されてい
る。薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれの
ゲート電極ＧＴは、一体に（共通ゲート電極として）構
威されており、走査信号線ＯＬに連続して形成されてい
る。ゲート電極ＧＴは、薄膜トランジスタＴＰＴの形或
領域において大きい段差を作らないように、単層の第１
導電膜ｇ１で構成する。第１導電膜ｇ１はたとえばスパ
ッタで形威されたクロム（Ｃｒ）膜を用い．　１０００
［Ａ］程度の膜厚で形成する。 このゲート電極ＧＴは第２Ａ図、第２Ｂ図および第４図
に示されているように、ｉ型半導体層ＡＳを完全に覆う
よう（下方からみて）それより太き目に形威される。し
たがって、下部透明ガラス基板ＳＵＢＩの下方に蛍光灯
等のバックライトＢＬを取り付けた場合、この不透明な
クロムからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＰＴのオフ特性劣
化は起きにくくなる。なお、ゲート電１−ｆｆＧＴの本
来の大きさは、ソース電極ＳＤＩとドレイン電極ＳＤ２
との間をまたがるに最低限必要な（ゲート電極ＧＴとソ
ース電極ＳＤＩ、ドレイン電極ＳＤ２との位置合わせ余
裕分も含めて）幅を持ち，チャンネル幅Ｗを決めるその
奥行き長さはソース電極ＳＤＩとドレイン電極ＳＤ２と
の間の距離（チャンネル長）Ｌとの比，すなわち相互コ
ンダクタンスｇｍを決定するファクタＷ／Ｌをいくつに
するかによって決められる． この液晶表示装置におけるゲート電極ＧＴの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 なお、ゲート電極ＧＴのゲートおよび遮光の機能面から
だけで考えれば，ゲート電極ＧＴおよび走査信号線ＯＬ
は単一の層で一体に形威してもよく、この場合不透明導
電材科としてシリコンを含有させたアルミニウム（Ａｌ
）．純アルミニウム、パラジウム（Ｐｄ）を含有させた
アルミニウム等を選ぶことができる。 《走査信号線ＧＬ＞ 走査信号線ＯＬは第１導電膜ｇ１およびその上部に設け
られた第２導電膜ｇ２からなる複合膜で構成されている
。この走査信号線ＧＬの第１導電膜ｇ１はゲート電極Ｇ
Ｔの第１導電膜ｇ１と同一製造工程で形成され，かつ一
体に構成されている。 第２導電膜ｇ２はたとえばスパッタで形成されたアルミ
ニウム膜を用い、１０００〜５５００［人］程度の膜厚
で形或する。第２導電膜ｇ２は走査信号線ＧＬの抵抗値
を低減し、信号伝達速度の高速化（画素の情報の書込特
性向上）を図ることができるように構成されている。 また、走査信号線ＧＬは第１導電膜ｇ１の輻寸法に比べ
て第２導電膜ｇ２の幅寸法を小さく構或している。すな
わち、走査信号線ＧＬはその側壁の段差形状がゆるやか
になっている． 《絶縁膜ＧＩ＞ 絶縁膜ＧＩは薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそ
れぞれのゲート純縁膜として使用される。 絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上
層に形威されている。總縁膜ＧＩはたとえばプラズマＣ
ＶＤで形威された窒化シリコン膜を用い，　３０００［
人］程度の膜厚で形戒する。 《ｉ型半導体層ＡＳ＞ ｉ型半導体ＲＡＳは、第４図に示すように、複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のチャネル形成領域として使′用される。ｉ型半導体層
ＡＳは非品質シリコン膜または多結晶シリコン膜で形或
し、約１８００［人コ程度の膜厚で形或する。 このｉ型半導体層ＡＳは、供給ガスの戊分を変えてＳｉ
，Ｎ．からなるゲート絶縁膜として使用される絶縁膜Ｇ
Ｉの形成に連続して、同しプラズマＣＶＤ装置で、しか
もそのプラズマＣＶＤ装置から外部に露出することなく
形成される。また、オーミックコンタクト用のＰをドー
プしたＮ＋型半導体！ｄｏ（第２Ｂ図）も同様に連続し
て約４００［Ａ］の厚さに形成される．しかる後、下部
透明ガラス基板ＳＵＢＩはＣＶＤ装置から外に取り出さ
れ、写真処理技術によりＮ“型半導体層ｄｏおよびｉ型
半導体ＩＡｓは第２Ａ図、第２Ｂ図および第４図に示す
ように独立した島状にパターニングされる。 ｉ型半導体層ＡＳは、第２Ａ図および第４図に詳細に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーパ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号＠ＤＬどの短絡を低減するように構威さ
れている。 《ソース電極ＳＤＩ、ドレイン電極ＳＤ２＞複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のソース電極ＳＤＩとドレイン＠極ＳＤ２とは、第２Ａ
図、第２Ｂ図および第５図（第２Ａ図の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すように
、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられてい
る。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ＋型半導体ＲｄＯに接触する下層側から，第１導電膜
ｄｉ．第２導電膜ｄ２．第３導電膜ｄ３を順次重ね合わ
せて構或されている。ソース電極ＳＤＩの第工導電膜ｄ
１、第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン
電極ＳＤ２の第１導電膜ｄｉ，第２導電膜ｄ２および第
３導電膜ｄ３と同一製造工程で形威される。 第１導電膜ｄ１はスパッタで形成したクロム膜を用い、
５００〜１０００［人コの膜厚（この液晶表示装置では
、６００［　Ａ　］程度の膜厚）で形或する。クロム膜
は膜厚を厚く形成するとストレスが大きくなるので、２
０００［人］程度の膜厚を越えない範囲で形或する。ク
ロム膜はＮ＋型半導体層ｄｏとの接触が良好である。ク
ロム膜は後述する第２導電膜ｄ２のアルミニウムがＮ＋
型半導体層ｄｏに拡敗することを防止するいわゆるバリ
ア層を構或する。 第１導電膜ｄｉとしては、クロム膜の他に高融点金属（
Ｍｏ、Ｔｉ．Ｔａ．Ｗ）膜、高融点金属シリサイド（Ｍ
ｏＳｉ，、ＴｉＳｉ２、ＴａＳｉ２、ＷＳｉ２）膜で形
威してもよい。 第１導電膜ｄ１を写真処理でパターニングした後、同じ
写真処理用マスクを用いて，あるいは第１導電膜ｄ１を
マスクとして、Ｎ＋型半導体層ｄＯが除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ＋型半導体層ｄ
ｏは第１導電膜ｄ１以外の部分がセルファラインで除去
される。このとき、Ｎ＋型半導体Ｈ３ｄｏはその厚さ分
は全て除去されるようエッチされるので、ｉ型半導体層
ＡＳも若干その表面部分でエッチされるが、その程度は
エッチ時間で制御すればよい。 しかる後、第２導電膜ｄ２がアルミニウムのスパッタリ
ングで３０００〜５５００［人コの膜厚くこの液晶表示
装置では、３５００［入］程度の膜厚）に形成される。 アルミニウム膜はクロム膜に比べてストレスが小さく、
厚い膜厚に形成することが可能で、ソース電極ＳＤＩ、
ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低
減するように構成されている。第２導電膜ｄ２としては
アルミニウム膜の他にシリコンや銅（Ｃｕ）を添加物と
して含有させたアルミニウム膜で形或してもよい。 第２導電膜ｄ２の写真処理技術によるパターニング後、
第３導電膜ｄ３が形或される。この第３導電膜ｄ３はス
パッタリングで形成された透明導電膜（Ｉｎｄｕｉｍ−
Ｔｉｎ−Ｏｘｉｄｅ　　Ｉ　Ｔ　Ｏ　：ネサ膜）からむ
り．　１０００〜２０００［入コの膜厚（この液晶表示
装置では、１２００［λ］程度の膜厚）で形或される。 この第３導電膜ｄ３はソース電極ＳＤＩ、ドレイン電極
ＳＤ２および映像信号線ＤＬを構成するとともに、透明
画素電極ＩＴ○１を構成するようになっている。 ソース電極ＳＤＩの第１導電膜ｄ１、ドレイン電極ＳＤ
２の第１導電膜ｄ１のそれぞれは、上層の第２導電膜ｄ
２および第３導電膜ｄ３に比べて内側に（チャンネル領
域内に〉大きく入り込んでいる。つまり、これらの部分
における第１導Ｒｌ摸ｄ１は第２導電膜ｄ２．第３導電
膜ｄ３とは無関係に薄膜トランジスタＴＰＴのゲート長
Ｌを規定できるように構或されている。 ソース電極ＳＤＩは透明画素電極ＩＴ○１に接続されて
いる。ソース電極ＳＤＩは，ｉ型半導体層ＡＳの段差形
状（第１導電膜ｇ１の膜厚、Ｎ＋型半導体層ｄｏの膜厚
およびｉ型半導体層ＡＳの膜厚を加算した膜厚に相当す
る段差）に沿って構成されている。具体的には，ソース
電極ＳＤＩは，ｉ型半導体層ＡＳの段差形状に沿って形
威された第１導電膜ｄ１と、この第１導電膜ｄ１の上部
にそれに比べて透明画素電極ＩＴＯＩと接続される側を
小さいサイズで形或した第２導電膜ｄ２と、この第２導
電膜ｄ２から露出する第工導電膜ｄ１に接続された第３
導電膜ｄ３とで構或されている．ソース電極ＳＤＩの第
２導電膜ｄ２は第１導電膜ｄ１のクロム膜がストレスの
増大から厚く形成できず、ｉ型半導体層ＡＳの段差形状
を乗り越えられないので、このｉ型半導体層ＡＳを乗り
越えるために構威されている。つまり、第２導電膜ｄ２
は厚く形或することでステップ力バレッジを向上してい
る．第２導電膜ｄ２は厚く形成できるので、ソース電極
ＳＤＩの抵抗値（ドレイン電極ＳＤ２く寄与している。 第３導電膜ｄ３は第２導電膜ｄ２のｉ型半導体層ＡＳに
起因する段差形状を乗り越えることができないので，第
２導電膜ｄ２のサイズを小さくすることで、露出する第
工導電膜ｄ１に接続するように構威されている。第ｌ導
電膜ｄｉと第３導電膜ｄ３とは接着性が良好であるばか
りか、両者間の接続部の段差形状が小さいので，ソース
電極ＳＤＩと透明画素電極ＩＴ○１とを確実に接続する
ことができる。 《透明画素電極ＩＴＯＩ＞ 透明画素電極ＩＴＯＩは各画素毎に設けられており、液
晶表示部の画素電極の一方を構成する。 透明画素電極ＩＴＯＩは画素の複数に分割された薄膜ト
ランジスタＴＦＴＩ−ＴＦＴ３のそれぞれに対応して３
つの分割透明画素電極Ｅ１．Ｅ２、Ｅ３に分割されてい
る。分割透明画素電ｔｍＥ１〜Ｅ３は各々薄膜トランジ
スタＴＰＴのソースｆｆｌｌＳＤＩに接続されている。 分割透明画素電極Ｅ１〜Ｅ３のそれぞれは実質的に同一
面積となるようにパターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＦＴＩ−ＴＦＴ３に分割し、この複
数に分割された薄膜トランジスタＴＰＴｌ〜ＴＦＴ３の
それぞれに分割透明画素電極Ｅ１〜Ｅ３のそれぞれを接
続することにより、分割された一部分（たとえば、薄膜
トランジスタＴＦＴＩ）が点欠陥になっても、画素全体
でみれば点欠陥でなくなる（薄膜トランジスタＴＰＴ２
および薄膜トランジスタＴＦＴ３が欠陥でない）ので、
点欠陥の確率を低減することができ、また欠陥を見にく
くすることができる。 また、分割透明画素電極Ｅ１〜Ｅ３のそれぞれを実質的
に同一面積で構成することにより、分割透明画素電極Ｅ
１〜Ｅ３のそれぞれと共通透明画素電極ＩＴ○２とで構
成されるそれぞれの液晶容ｉｔＣｐｉｘ　を均一にする
ことができる。 《保護膜ＰＳＶＩ＞ 薄膜トランジスタＴＰＴおよび透明画素電極ＩＴＯＩ上
には保護膜ＰＳＶＩが設けられている。 保護膜ＰＳＶＩは主に薄膜トランジスタＴＰＴを湿気等
から保護するために形威されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜ＰＳｖ↓はたと
えばプラズマＣＶＤ装置で形戊した酸化シリコン膜や窒
化シリコン膜で形威されており、８０００［人コ程度の
膜厚で形或する。 《遮光膜ＢＭ＞ 上部透明ガラス基板ＳＵＢＺ側には、外部光（第２Ｂ図
では上方からの光）がチャネル形成領域として使用され
るｉ型半導体１’Ｊ　Ａ　Ｓに入射されないように、遮
蔽膜ＢＭが設けられ、遮蔽膜ＢＭは第６図のハッチング
に示すようなパターンとされている。なお、第６図は第
２Ａ図におけるＩＴ○膜からなる第３導電膜ｄ３、カラ
ーフィルタＦＩＬおよび遮光膜ＢＭのみを描いた平面図
である。 遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形戊されており、この液晶表示装
置ではクロム膜がスパッタリングで１３００［λ］程度
の膜厚に形成される。 したがって、薄膜トランジスタＴＰＴｌ〜ＴＦＴ３のｉ
型半導体層Ａｓは上下にある遮光膜ＢＭおよび太き目の
ゲート電極ＧＴによってサンドイッチにされ、その部分
は外部の自然光やバックライト光が当たらなくなる。遮
光膜ＢＭは第６図のハッチング部分で示すように、画素
の周囲に形或され、つまり遮光膜ＢＭは格子状に形或さ
れ（ブラックマトリクス）、この格子で■画素の有効表
示領域が仕切られている。したがって、各画素の輪郭が
遮光膜ＢＭによってはっきりとし、コントラストが向上
する。つまり、遮光膜ＢＭはｉ型半導体ＲＡＳに対する
遮光とブラックマトリクスとの２つの機能をもつ。 なお、バックライトを上部透明ガラス基板ＳＵＢ２側に
取り付け、下部透明ガラス基板ＳＵＢＩを観察側（外部
露出側）とすることもできる。 《共通透明画素電極ＩＴ○２》 共通透明画素電極ＩＴ○２は、下部透明ガラス基板ＳＵ
ＢＩ側に画素毎に設けられた透明画素電極ＩＴＯＩに対
向し，液晶ＬＣの光学的な状態は各画素電極ＩＴ○１と
共通透明画素電極ＩＴ○２との間の電位差（電界）に応
答して変化する。この共通透明画素電極ＩＴＯ２にはコ
モン電圧Ｖ　ｃｏｍが印加されるように構威されている
。コモン電圧Ｖｃｏｍは映像信号線ＤＬに印加されるロ
ウレベルの開動電圧Ｖ　ｄ　ｍｉｎとハイレベルの関動
電圧Ｖｄｍａｘとの中間電位である。 《カラーフィルタＦＩＬ）＞ カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形
威される染色基材に染料を着色して構或されている。カ
ラーフィルタＦＩＬは画素に対向する位置に各画素毎に
ドット状に形或され（第７図）、染め分けられている（
第７図は第３図の第３導電膜層ｄ３とカラーフィルタＦ
ＩＬのみを描いたもので、Ｒ．Ｇ．Ｈの各カラーフィル
ターＦＩ　Ｌｉ；［レソレ．　４５”、１３５’　．　
’）０ス（１’）ハッチを施してある〉。カラーフィル
タＦＩＬは第６図に示すように透明画素電極ＩＴＯＩ　
（Ｅｌ〜Ｅ３）の全てを覆うように太き目に形或され、
遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素電極
■Ｔ○１のエッジ部分と重なるよう透明画素電極エＴＯ
Ｉの周縁部より内側に形成されている。 カラーフィルタＦＩＬは次のように形或することができ
る。まず，上部透明ガラス基板ＳＵＢ２の表面に染色基
材を形或し、フォトリソグラフィ技術で赤色フィルタ形
戊領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め、固着処理を施し，赤色フィルタＲを形
或する。つぎに、同様な工程を施すことによって、緑色
フィルタＧ、青色フィルタＢを順次形成する。 《保護膜ＰＳＶ２）＞ 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エボキシ樹脂等の透明構脂材料で形威されている。 《無機透明膜ＩＴＦ＞ 第工図にも示すように，カラーフィルタＦＩＬと保護膜
ＰＳＶ２との間に無機透明膜ＩＴＦが設けられている。 無機透明膜ＩＴＦはＩＴＯ＠または酸化シリコン膜から
なり、ＩＴＯ膜はスパッタリングにより設け、また酸化
シリコン膜は浸漬法により設ける。そして、無機透明膜
ＩＴＦは０２、Ｈ２０　の透過を防止するから、カラー
フィルタＦＩＬの色調が劣化することがない。また、熊
機透明膜ＩＴＦをスパッタリングや浸漬法により設けた
ときには，無機透明膜ＩＴＦの膜厚は均一になり、さら
に無機透明膜ＩＴＦにより保護膜ＰＳ■２を形成する際
のぬれ性が均一となるから、保護膜ＰＳＶ２の膜厚が均
一となる。 《画素配列》 液晶表示部の各画素は、第３図および第７図に示すよう
に、走査信号線ＯＬが延在する方向と同一列方向に複数
配置され、画素列Ｘｉ，Ｘ２，Ｘ３，Ｘ４．・・・のそ
れぞれを構威している。各画素列Ｘｉ，Ｘ２，Ｘ３，Ｘ
４，・・・のそれぞれの画素は、薄膜トランジスタＴＦ
ＴＩ〜ＴＦＴ３および分割透明画素電極Ｅ１〜Ｅ３の配
置位置を同一に構成している。つまり、奇数画素列Ｘｉ
，Ｘ３，・のそれぞれの画素は，薄膜トランジスタＴＰ
Ｔ１〜ＴＦＴ３の配置位置を左側、分割透明画素電極Ｅ
１〜Ｅ３の配置位置を右側に構成している。 奇数画素列Ｘｉ，Ｘ３，・・・のそれぞれの行方向の隣
りの偶数画素列Ｘ２，Ｘ４，・・・のそれぞれの画素は
，奇数画素列Ｘｉ，Ｘ３，・・のそれぞれの画素を映像
信号ａＤＬの延在方向を基準にして線対称でひっくり返
した画素で構或されている。すなわち，画素列Ｘ２，Ｘ
４，・・・のそれぞれの画素は、薄膜トランジスタＴＰ
Ｔ１〜ＴＦＴ３の配置位置を右側、透明画素電極Ｅ１〜
Ｅ３の配置位置を左側に構成している。そして，画素列
Ｘ２，Ｘ４−，・・・のそれぞれの画素は、画素列Ｘｉ
，Ｘ３，・・・のそれぞれの画素に対し、列方向に半画
素間隔移動させて（ずらして）配置されている。つまり
、画素列Ｘの各画素間隔を１．０　（　１．０ピッチ）
とすると、次段の画素列Ｘは、各画素間隔を１．０とし
、前段の画素列Ｘに対して列方向に０．５画素間隔（０
．５ピッチ）ずれている。各画素間を行方向に延在する
映像信号線ＤＬは，各画素列Ｘ間において、半画素間隔
分（０．５ピッチ分）列方向に延在するように構威され
ている。 その結果、第７図に示すように、前段の画素列Ｘの所定
色フィルタが形威された画素（たとえば、画素列Ｘ３の
赤色フィルタＲが形威された画素）と次段の画素列Ｘの
同一色フィルタが形成された画素（たとえば、画素列Ｘ
４の赤色フィルタＲが形威された画素）とが１．５画素
間隔（ｌ．５ピッチ）離隔され、またＲＧＢのカラーフ
ィルタＦＩＬは三角形配置となる。カラーフィルタＦ　
Ｉ　ＬのＲＧＢの三角形配置構造は、各色の混色を良く
することができるので、カラー・画像の解像度を向上す
ることができる。 また、映像信号線ＤＬは、各画素列Ｘ間において，半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。したがって、映像信号ＭＤ
Ｌの引き回しをなくしその占有面積を低減することがで
き、また映像信号線ＤＬの迂回をなくし、多層配線構造
を廃止することができる。 《表示装置全体等価回路》 こへ液晶表示装置の等価回路を第８図に示す。 ＸｉＧ，Ｘｉ＋ＩＧ，・・・は、緑色フィルタＧが形或
される画素に接続された映像信号線ＤＬである。 ＸｉＢ，Ｘｉ＋ＩＢ，・・・は、青色フィルタＢが形成
される画素に接続された映像信号線ＤＬである。 Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は、赤色フィルタＲが
形成される画素に接続された映像信号線ＤＬである。こ
れらの映像信号線ＤＬは、映像信号岨動回路で選択され
る。Ｙｉは第３図および第７図に示す画素列Ｘ１を選択
する走査信号線ＯＬである．同様に、Ｙｉ＋１，Ｙｉ＋
２，・・・のそれぞれは、画素列Ｘ２，Ｘ３，・・・の
それぞれを選択する走査信号線ＧＬである。これらの走
査信号線ＧＬは垂直走査回路に接続されている。 《保持容量素子Ｃ　ａｄｄの構造》 分割透明画素電極Ｅ１〜Ｅ３のそれぞれは、薄膜トラン
ジスタＴＰＴと接続される端部と反対側の端部において
、隣りの走査信号線ＧＬと重なるよう，Ｌ字状に屈折し
て形或されている。こ・の重ね合わせは、第２Ｃ図から
も明らかなように，分割透明画素電極Ｅ１〜Ｅ３のそれ
ぞれを一方の電＋７Ａ　Ｐ　Ｌ　２とし，隣りの走査信
号線ＧＬを他方の電極ＰＬＩとする保持容量素子（静電
容量素子）Ｃａｄｄを構成する。この保持容量素子Ｃ　
ａｄｄの誘電体膜は、薄膜トランジスタＴＰＴのゲート
ｉ色縁膜として使用される總縁膜ＧＩと同一層で構成さ
れている。 保持容量素子Ｃ　ａｄｄは、第４図からも明らかなよう
に，ゲート線ＧＬの第１導電膜ｇ１の幅を広げた部分に
形威されている。なお、映像信号線ＤＬと交差する部分
の第１導電膜ｇ１は映像信号線ＤＬとの短絡の確率を小
さくするため細くされている。 保持容量素子Ｃ　ａｄｄを構或するために重ね合わされ
る分割透明画素電極Ｅ１〜Ｅ３のそれぞれと電極ＰＬＩ
との間の一部には、ソース電極ＳＤＩと同様に、段差形
状を乗り越える際に透明画素電極ＩＴＯＩが断線しない
ように、第１導電膜ｄ１および第２導電膜ｄ２で構或さ
れた島領域が設けられている。この島領域は、透明画素
電極ＩＴ○１の面積（開口率）を低下しないように、で
きる限り小さく構或する。 《保持容量素子Ｃ　ａｄｄの等価回路とその動作》第２
Ａ図に示される画素の等価回路を第９図に示す。第９図
において、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電
極ＧＴとソース電極ＳＤＩとの間に形或される寄生容量
である。寄生容量Ｃｇｓの誘電体膜は絶縁膜ＧＩである
。Ｃ　ｐｉｘは透明画素電極ＩＴＯＩ　（ＰＩＸ）と共
通透明画素電極ＩＴ０２　（ＣＯＭ）との間に形成され
る液晶容量である。液晶容量Ｃ　ｐｉｘの誘電体膜は液
晶ＬＣ．保護膜ＰＳＶＩおよび配向膜ＯＲＩＩ、ＯＲＩ
２１Ｆある。ｖｌｃは中点電位である。 保持容量素子Ｃａｄｄは．ｇＩ膜トランジスタＴＰＴが
スイッチングするとき、中点電位（画素電極電位）Ｖｉ
ａに対するゲート電位変化ΔＶｇの影響を低減するよう
に働く。この様子を式で表すと，次式のようになる。 Δ　Ｖｌｃ＝＝　（Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ＋Ｃｐ
ｉｘ））Ｘ　　Δ　Ｖｇここで、Δｖ１ｃはΔＶｇによ
る中点電位の変化分を表わす。この変化分ΔＶｌｃは液
晶ＬＣに加わる直流威分の原因となるが、保持容量Ｃａ
ｄｄ　を大きくすればする程、その値を小さくすること
ができる。また、保持容量素子Ｃ　ａｄｄは放電時間を
長くする作用もあり、薄膜トランジスタＴＰＴがオフし
た後の映像情報を長く蓄積する。液晶ＬＣに印加される
直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示
画面の切り替え時に前の画像が残るいわゆる焼き付きを
低減することができる。 前述したように、ゲート電極ＧＴはｉ型半導体ＭＡＳを
完全に覆うよう大きくされている分、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２とのオーバラップ面積が増え，し
たがって寄生容量Ｃｇｓが大きくなり、中点電位ｖｌｃ
はゲート（走査＞　＜＝号Ｖｇの影響を受け易くなると
いう逆効果が生しる。 しかし、保持容量素子Ｃａｄｄを設けることによりこの
デメリットも解消することができる。 保持容量素子Ｃ　ａｄｄの保持容量は、画素の書込特性
から、液晶容量Ｃ　ｐｉｘに対して４〜８倍（４・Ｃｐ
ｉｘ＜　Ｃａｄｄ＜　８　・Ｃｐｉｘ）　．重ね合わせ
容量Ｃｇｓに対して８〜３２倍（　８　・Ｃｇｓ＜　Ｃ
ａｄｄ＜３２・Ｃｇｓ）程度の値に設定する。 《保持容量素子Ｃ　ａｄｄ電極線の結線方法》容量電極
線としてのみ使用される最終段の走査信号線ＯＬ（また
は初段の走査信号線ＧＬ）は、第８図に示すように、共
通透明画素ｆｆｉ極ＩＴＯ２（Ｖｃｏｍ）に接続する。 共通透明画素電極ＩＴ○２は、第２Ｂ図に示すように、
液晶表示装置の周縁部において銀ペースト材ＳＬによっ
て外部引出配線に接続されている。しかも、この外部引
出配線の一部の導電層（ｇｌおよびｇ２）は走査信号線
ＧＬと同一製造工程で構成されている。この結果、最終
段の走査信号線（容量電ＷＡ線）ＧＬは、共通透明画素
電極ＩＴ○２に簡単．に接続することができる。 または、第８図の点線で示すように、最終段（初段）の
走査信号線（容量電極線）ＧＬ、を初段（最終段）の走
査信号線ＧＬに接続してもよい。 なお、この接続は液晶表示部内の内部配線あるいは外部
引出配線によって行なうことができる。 《保持容量素子Ｃ　ａｄｄの走査信号による直流分相殺
》 この液晶表示装置は、先に本願出願人によって出願され
た特願昭６２−９５１２５号に記載される直流相殺方式
（ＤＣキャンセル方式）に基づき、第１０図（タイムチ
ャート）に示すように、走査信号線ＧＬの隙動電圧を制
御することによってさらに液晶ＬＣに加わる直流或分を
低減することができる。第１０図において、Ｖｉは任意
の走査信号線ＧＬの邸動電圧、Ｖ　ｉ　＋１はその次段
の走査信号線ＧＬの陳動電圧である。Ｖｅｅは映像信号
線ＤＬに印加されるロウレベルの馳動電圧Ｖｄｍｉｎ、
Ｖｄｄは映像信号線ＤＬに印加されるハイレベルの酩動
電圧Ｖ　ｄ　ｗａｘである。各時刻ｔ　＝　ｔ　．１〜
ｔ４における中点電位ｖｌｃ（第９図参照）の電圧変化
分Δｖ４〜△Ｖ４は、画素の合計の容量Ｃ＝Ｃｇｓ＋Ｃ
　ｐｉｘ　＋　Ｃ　ａｄｄとすると、次式で表される。 ΔＶ．＝　　（Ｃｇｓ／Ｃ）・Ｖ２ ΔＶ．＝＋（Ｃｇｓ／Ｃ）・（Ｖｌ＋Ｖ２）−（Ｃａｄ
ｄ／Ｃ）・ｖ２ ｂ．　Ｖ．　＝　−　（Ｃｇｓ／　Ｃ）・Ｖ　１＋（Ｃ
ａｄｄ／Ｃ）・（Ｖ１＋Ｖ２） △Ｖ４＝−（Ｃａｄｄ／Ｃ）・Ｖ　１ ここで、走査信号線ＧＬに印加される岨動電圧が充分で
あれば（下記（注１参照）、液晶ＬＣに加わる直流電圧
は，次式で表される。 ΔＶ，＋△Ｖ，　＝　（Ｃａｄｄ−Ｖ　２　−　Ｃｇｓ
−Ｖ　１　）／　Ｃしたがって、Ｃａｄｄ−Ｖ　２　＝
　Ｃｇｓ−Ｖ　１とすると、液晶ＬＣに加わる直流電圧
はＯになる。 （注１時刻ｔ１、ｔ２で馳動電圧Ｖｉの変化分が中点電
位ｖｌｃに影響を及ぼすが、ｔ２〜ｔ３の期間に中点電
位Ｖｉａは信号線Ｘｉを通じて映像信号電位と同じ電位
にされる（映像信号の十分な書き込み）。液晶ＬＣにか
かる電位は薄膜トランジスタＴＰＴがオフした直後の電
位でほぼ決定される（薄膜トランジスタＴＰＴのオフ期
間がオン期間より圧倒的に長い）。したがって、液晶Ｌ
Ｃにかかる直流分の計算は，期間ｔ↓〜ｔ３はほぼ無視
でき、薄膜トランジスタＴＰＴがオフ直後の電位，すな
わち時刻ｔ３．ｔ４における過渡時の影響を考えればよ
い。なお、映像信号はフレーム毎、あるいはライン毎に
極性が反転し、映像信号そのものによる直流分は零とさ
れている。 つまり、直流相殺方式は、寄生容量Ｃｇｓによる中点電
位Ｖｌｃの引き込みによる低下分を、保持容量素子Ｃ　
ａｄｄおよび次段の走査信号線（容量電極線）ＧＬに印
加される邪動電圧によって押し上げ、液晶ＬＣに加わる
直流成分を極めて小さくすることができる。この結果、
液晶表示装置は液晶ＬＣの寿命を向上することができる
。もちろん、遮光効果を上げるためにゲート電極ＧＴを
大きくした場合、それに伴って保持容量素子Ｃ　ａｄｄ
の保持容量を大きくすればよい。 以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 たとえば、上述実施例においては、ゲート電極形或→ゲ
ート絶縁膜形成→半導体層形成→ソース・トレイン電極
形戊の逆スタガ構造を示したが、上下関係または作る順
番がそれと逆のスタガ４ｉ’ｌＮ　Ｉｆｆｉでもこの発
明は有効である。また、上連実施例においては、無機透
明膜ＩＴＦがＩＴＯ膜または酸化シリコン膜からなる場
合について説明したが、他の無機透明膜を用いてもよい
。 ［発明の効果１ 以上説明したように，この発明に係るカラー液晶表示装
置においては、無機透明膜が０２、Ｈ２０の透過を防止
するから，カラーフィルタの色調が劣化することがなく
、また無機透明膜により保護膜を形成する際のぬれ性が
均一となるから、保謀膜の膜厚が均一である。このよう
に、この発明の効果は顕著である。

【図面の簡単な説明】

第１図は第２Ａ図等トこ示したカラー液品表示装置の液
晶表示部の一部を示す概略断面図、第２Ａ図はこの発明
が適用されるアクティブ・マトリックス方式のカラー液
晶表示装置の液晶表示部の一画素を示す要部平面図、第
２Ｂ図は第２Ａ図の■Ｂ−ＩＩＢ切断線で切った部分と
シール部周辺部の１所而図、第２Ｃ図は第２Ａ図のＩＩ
　Ｃ　−　ＩＩ　Ｃ切ｌｌＯ？線における断面図、第３
図は第２Ａ図に示す画素を複数配置した液晶表示部の要
部平面図、第４図〜第６図は第２Ａ図に示す画素の所定
の層のみを描いた平面図、第７図は第３図に示す画素電
極層とカラーフィルタ層のみを描いた要部平面図、第８
図はアクティブ・マトリックス方式のカラー液品表示装
置の液晶表示部を示す等価回路図、第９図は第２Ａ図に
記載される画素の等価回路図、第ＬＯ図は直流相殺方式
による走査信号線の師動電圧を示すタイムチャ−１−で
ある。 ＳＵＢ・・透明ガラス基板 Ｇ　Ｌ・・走査信号線 ＤＬ・映像信号線 ＧＩ・・總縁膜 ＧＴ・・・ゲート′澄礪 Ａ　Ｓ　−　ｉ型半導体層 ＳＤ・・・ソース電極またはトレインｆｆｔ　ｈｐｓｖ
　・保護膜 ＢＭ・・・遮光膜 ＬＣ・・液晶 ＴＰＴ・・・薄膜トランジスタ ＩＴＯ・・透明画素電極 ｇｔ　ｄ・・・導電膜 Ｃ　ａｄｄ・・・保持容量素子 Ｃｇｓ・・・寄生容量 Ｃｐｉｘ・・・液品容量 ■ＴＦ・・・無機透明膜 ＦＩＬ−−−　ηラーフづルグ ＰＳＶ２−．−　イ呆ぎｌ月案 汀Ｆ−・．熱僧遂ク肘費

Claims (1)

【特許請求の範囲】
1. １、カラーフィルタを有機物からなる保護膜で被覆した
   カラー液晶表示装置において、上記カラーフィルタと上
   記保護膜との間に無機透明膜を設けたことを特徴とする
   カラー液晶表示装置。