JPH0718174Y2 - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH0718174Y2 JPH0718174Y2 JP11406789U JP11406789U JPH0718174Y2 JP H0718174 Y2 JPH0718174 Y2 JP H0718174Y2 JP 11406789 U JP11406789 U JP 11406789U JP 11406789 U JP11406789 U JP 11406789U JP H0718174 Y2 JPH0718174 Y2 JP H0718174Y2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- clock
- multiplexer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、任意波形発生器に関し、詳しくは波形ポイン
ト数の制限撤廃に関するものである。
ト数の制限撤廃に関するものである。
〈従来の技術〉 従来のデジタル型の任意波形発生器の一例を第７図に示
す。図において、23は波形データが格納される波形メモ
リで、この波形メモリはｎ分割のメモリで、ｎ個のメモ
リにそれぞれ波形データが記憶され、アドレス指定によ
りｎ個の波形データを並列に出力することができるよう
になっている。22はクロック・アドレス発生器で、波形
メモリ23より波形データを読み出すために必要なアドレ
スを発生すると共に、読み出されたｎ個の波形データを
マルチプレクサ24で択一的に選択し出力する際のクロッ
ク、およびマルチプレクサ24の出力をデジタル・アナロ
グ変換器（以下DA変換器という）25でアナログ変換する
際の変換クロックを発生する。
す。図において、23は波形データが格納される波形メモ
リで、この波形メモリはｎ分割のメモリで、ｎ個のメモ
リにそれぞれ波形データが記憶され、アドレス指定によ
りｎ個の波形データを並列に出力することができるよう
になっている。22はクロック・アドレス発生器で、波形
メモリ23より波形データを読み出すために必要なアドレ
スを発生すると共に、読み出されたｎ個の波形データを
マルチプレクサ24で択一的に選択し出力する際のクロッ
ク、およびマルチプレクサ24の出力をデジタル・アナロ
グ変換器（以下DA変換器という）25でアナログ変換する
際の変換クロックを発生する。
マルチプレクサ24はｎチャネルの高速マルチプレクサ
で、波形メモリ23より並列に出力されたｎ個の波形デー
タを１個ずつ選択して出力する。選択出力された１つの
波形データはｍビット構成のデータで、DA変換器25はｍ
ビットの並列データを受けてアナログ信号に変換する。
で、波形メモリ23より並列に出力されたｎ個の波形デー
タを１個ずつ選択して出力する。選択出力された１つの
波形データはｍビット構成のデータで、DA変換器25はｍ
ビットの並列データを受けてアナログ信号に変換する。
なお、この場合、マルチプレクサ24に代えてシフトレジ
スタを用いてもその目的を達成することができる。
スタを用いてもその目的を達成することができる。
21は制御演算回路で、波形メモリ23に与える波形データ
を波形定義式より演算して求めると共に、クロック・ア
ドレス発生器22がアドレスおよびクロックを適切に発生
するよう制御するものである。
を波形定義式より演算して求めると共に、クロック・ア
ドレス発生器22がアドレスおよびクロックを適切に発生
するよう制御するものである。
このような構成によれば、定義式に基づき波形データを
求めて、これを予め波形メモリ23に記憶しておき、クロ
ック・アドレス発生器22よりアドレスを与えてｎ個の波
形データを読み出し、これをマルチプレクサに同時に
（ｎ個並列に）ロードし、その後ｎ個の波形データから
１個ずつ選択し、これをDA変換器25でアナログ変換して
ゆく。
求めて、これを予め波形メモリ23に記憶しておき、クロ
ック・アドレス発生器22よりアドレスを与えてｎ個の波
形データを読み出し、これをマルチプレクサに同時に
（ｎ個並列に）ロードし、その後ｎ個の波形データから
１個ずつ選択し、これをDA変換器25でアナログ変換して
ゆく。
この動作を繰り返し、定義式に基づいて設定された波形
データを順次アナログ変換し、DA変換器出力端より前記
波形データに対応したアナログ波形を得ることができ
る。
データを順次アナログ変換し、DA変換器出力端より前記
波形データに対応したアナログ波形を得ることができ
る。
〈考案が解決しようとする課題〉 しかしながら、このような従来の任意波形発生器では、
マルチプレクサの切り替え数がｎ（例えば、ｎ＝８また
は16）であるとき、定義する波形の波形ポイント数は必
ずｎの倍数でなければならず、波形ポイント数に制約が
あるという問題があった。
マルチプレクサの切り替え数がｎ（例えば、ｎ＝８また
は16）であるとき、定義する波形の波形ポイント数は必
ずｎの倍数でなければならず、波形ポイント数に制約が
あるという問題があった。
本考案の目的は、このような点に鑑みてなされたもの
で、高速マルチプレクサの切り替え数にかかわらず波形
構成ポイント数を任意とする、換言すれば、定義する波
形が切り替え数ｎの倍数でなければならないという制限
をなくした任意波形発生器を実現しようとするものであ
る。
で、高速マルチプレクサの切り替え数にかかわらず波形
構成ポイント数を任意とする、換言すれば、定義する波
形が切り替え数ｎの倍数でなければならないという制限
をなくした任意波形発生器を実現しようとするものであ
る。
〈課題を解決するための手段〉 このような目的を達成するために、本考案は、 波形データが格納された波形メモリより、マルチプレク
サの切り替え数の個数ずつ出力し、マルチプレクサによ
り順次選択した波形データをDA変換器でアナログ変換し
て出力することにより、波形メモリに記憶された波形デ
ータに対応したアナログ波形を発生するように構成した
任意波形発生器において、 定義された波形を前記マルチプレクサの切り替え数の最
小公倍数のデータポイント数に展開して前記波形メモリ
に格納すると共に、各部に必要な制御信号を発生する機
能を有する制御演算回路と、 クロックのスタートおよびストップを制御すると共に任
意のクロック数を出力する機能を有するクロック・コン
トローラと、 前記クロック・コントローラからのクロックを受け、設
定された初期値よりカウントアップし、そのカウント値
を前記波形メモリのアドレス値として出力するプログラ
マブル・カウンタと、 前記制御演算回路より最終アドレスがセットされるエン
ド・リターン・レジスタと、 前記アドレス値とエンド・リターン・レジスタの最終ア
ドレスとを比較し、一致したとき一致信号を出力するデ
ジタル・コンパレータと、 前記制御演算回路により切り替えられ、前記デジタル・
コンパレータの一致信号を前記プログラマブル・カウン
タのロード信号または前記クロック・コントローラのス
トップ信号として与えるスイッチ を具備したことを特徴とする。
サの切り替え数の個数ずつ出力し、マルチプレクサによ
り順次選択した波形データをDA変換器でアナログ変換し
て出力することにより、波形メモリに記憶された波形デ
ータに対応したアナログ波形を発生するように構成した
任意波形発生器において、 定義された波形を前記マルチプレクサの切り替え数の最
小公倍数のデータポイント数に展開して前記波形メモリ
に格納すると共に、各部に必要な制御信号を発生する機
能を有する制御演算回路と、 クロックのスタートおよびストップを制御すると共に任
意のクロック数を出力する機能を有するクロック・コン
トローラと、 前記クロック・コントローラからのクロックを受け、設
定された初期値よりカウントアップし、そのカウント値
を前記波形メモリのアドレス値として出力するプログラ
マブル・カウンタと、 前記制御演算回路より最終アドレスがセットされるエン
ド・リターン・レジスタと、 前記アドレス値とエンド・リターン・レジスタの最終ア
ドレスとを比較し、一致したとき一致信号を出力するデ
ジタル・コンパレータと、 前記制御演算回路により切り替えられ、前記デジタル・
コンパレータの一致信号を前記プログラマブル・カウン
タのロード信号または前記クロック・コントローラのス
トップ信号として与えるスイッチ を具備したことを特徴とする。
〈作用〉 本考案では、制御演算回路においてユーザ定義の任意の
データポイント数の波形データをマルチプレクサの切り
替え数の最小公倍数のデータポイント数に自動的に展開
する。
データポイント数の波形データをマルチプレクサの切り
替え数の最小公倍数のデータポイント数に自動的に展開
する。
これにより、全データを漏れなくマルチプレクサで切り
替え、DA変換器でアナログ変換することができる。
替え、DA変換器でアナログ変換することができる。
また、スイッチの切り替えにより、波形データの繰り返
し出力あるいは１回きりの出力が可能である。
し出力あるいは１回きりの出力が可能である。
〈実施例〉 以下図面を参照して本考案の実施例を詳細に説明する。
第１図は本考案に係る任意波形発生器の一実施例を示す
構成図である。図において、１は制御演算回路で、定義
波形を基に波形データを求める演算を行なうと共に、演
算された波形データを波形メモリへ書き込み、また各種
レジスタおよびクロック・コントローラに対する設定な
いし制御を行なう機能を有する。２はエンド・リターン
・アドレスがセットされるエンド・リターン・アドレス
・レジスタ、３はデジタル・コンパレータで、レジスタ
２と後述するプログラマブル・カウンタの値を比較す
る。
第１図は本考案に係る任意波形発生器の一実施例を示す
構成図である。図において、１は制御演算回路で、定義
波形を基に波形データを求める演算を行なうと共に、演
算された波形データを波形メモリへ書き込み、また各種
レジスタおよびクロック・コントローラに対する設定な
いし制御を行なう機能を有する。２はエンド・リターン
・アドレスがセットされるエンド・リターン・アドレス
・レジスタ、３はデジタル・コンパレータで、レジスタ
２と後述するプログラマブル・カウンタの値を比較す
る。
４はロード・レジスタで、制御演算回路１より与えられ
るスタートアドレスがセットされる。５はプリセット値
を初期値としてクロックをカウントアップするプログラ
マブル・カウンタで、波形メモリから波形データを読み
出す際のアドレスを発生するものである。
るスタートアドレスがセットされる。５はプリセット値
を初期値としてクロックをカウントアップするプログラ
マブル・カウンタで、波形メモリから波形データを読み
出す際のアドレスを発生するものである。
６はクロックのスタート・ストップを制御するクロック
・コントローラで、外部より与えられるクロックCLKを
受け、制御演算回路１より与えられるクロック進み信
号、外部から与えられるスタート信号およびストップ信
号に基づきクロックを発生する。７は分周回路で、クロ
ック・コントローラ６から与えられるクロックを適宜分
周する。なお、制御演算回路１からのリセット信号によ
り強制的に初期状態にリセットされるようになってい
る。
・コントローラで、外部より与えられるクロックCLKを
受け、制御演算回路１より与えられるクロック進み信
号、外部から与えられるスタート信号およびストップ信
号に基づきクロックを発生する。７は分周回路で、クロ
ック・コントローラ６から与えられるクロックを適宜分
周する。なお、制御演算回路１からのリセット信号によ
り強制的に初期状態にリセットされるようになってい
る。
８は波形メモリである。この波形メモリは従来例と同様
の構成（ｎ分割で、各メモリは共通のアドレス）となっ
ており、制御演算回路１からバス11経由で波形データが
書き込まれ、その後プログラマブル・カウンタ５から与
えられるアドレスに応じてその内容が読み出される。
の構成（ｎ分割で、各メモリは共通のアドレス）となっ
ており、制御演算回路１からバス11経由で波形データが
書き込まれ、その後プログラマブル・カウンタ５から与
えられるアドレスに応じてその内容が読み出される。
９は切り替え数ｎの高速マルチプレクサで、波形メモリ
８より出力されるｎ個の波形データのなかからクロック
入力ごとに順次１つずつ波形データを選択して出力す
る。10はDA変換器で、マルチプレクサ９の出力する波形
データをアナログ変換して出力する。
８より出力されるｎ個の波形データのなかからクロック
入力ごとに順次１つずつ波形データを選択して出力す
る。10はDA変換器で、マルチプレクサ９の出力する波形
データをアナログ変換して出力する。
12はスイッチで、デジタル・コンパレータ３の出力をプ
ログラマブル・カウンタ５のロード信号とするかクロッ
ク・コントローラ６のストップ信号とするかを選択する
スイッチで、その切り替えは制御演算回路１により制御
される。
ログラマブル・カウンタ５のロード信号とするかクロッ
ク・コントローラ６のストップ信号とするかを選択する
スイッチで、その切り替えは制御演算回路１により制御
される。
13はスタート信号用のオアゲートで、制御演算回路１か
らのスタート信号と外部トリガのオアをとってクロック
・コントローラ６に供給するスタート信号とする。14は
ストップ信号用のオアゲートで、制御演算回路１からの
ストップ信号とスイッチ12を介して与えられるデジタル
・コンパレータ３の出力とのオアをとって、クロック・
コントローラ６に供給するストップ信号とする。
らのスタート信号と外部トリガのオアをとってクロック
・コントローラ６に供給するスタート信号とする。14は
ストップ信号用のオアゲートで、制御演算回路１からの
ストップ信号とスイッチ12を介して与えられるデジタル
・コンパレータ３の出力とのオアをとって、クロック・
コントローラ６に供給するストップ信号とする。
このような構成における動作を具体例を用いて次に説明
する。ここではマルチプレクサの切り替え数を８とす
る。
する。ここではマルチプレクサの切り替え数を８とす
る。
（１）第２図に示すような波形定義、すなわち第１番目
が０、第２番目が80H（Ｈは16進数を表わす記号。以下
同様）、第３番目が7FHの波形データを無限ループで発
生する場合： 波形メモリ８に、第３図に示すように、アドレス00
〜23にそれぞれ00H,80H,7FH,00H,80H,...7FHのデータを
記憶する。
が０、第２番目が80H（Ｈは16進数を表わす記号。以下
同様）、第３番目が7FHの波形データを無限ループで発
生する場合： 波形メモリ８に、第３図に示すように、アドレス00
〜23にそれぞれ00H,80H,7FH,00H,80H,...7FHのデータを
記憶する。
エンド・リターン・レジスタ２にアドレスデータ23
をセットする。
をセットする。
ロード・レジスタ４に00をセットする。
スイッチ12はループ側（1oop）に接続する。
プログラマブル・カウンタ５および分周回路７をリ
セットする（初期化する）。
セットする（初期化する）。
クロック・コントローラ６にスタート信号を与え、
クロックをスタートさせる。
クロックをスタートさせる。
クロックに従って波形メモリ８に与えるアドレスが
00,01,...07と増加し、各アドレスの内容がそれぞれ出
力される。
00,01,...07と増加し、各アドレスの内容がそれぞれ出
力される。
８個のデータはマルチプレクサ９により切り替えられ、
DA変換器10で順次アナログ変換される。その間に、波形
メモリ８はアドレス08〜15がアクセスされ、その各内容
（第３図参照）が出力される。
DA変換器10で順次アナログ変換される。その間に、波形
メモリ８はアドレス08〜15がアクセスされ、その各内容
（第３図参照）が出力される。
クロックが９個目のとき、高速マルチプレクサ９に
アドレス08〜15のデータがロードされる。その後、前記
と同様にクロックに従って、アドレス8,9,10,...のデ
ータが順次選択される。
アドレス08〜15のデータがロードされる。その後、前記
と同様にクロックに従って、アドレス8,9,10,...のデ
ータが順次選択される。
マルチプレクサ９が切り替え動作を開始すると、波形メ
モリ８はアドレス16〜23がアクセスされ、アドレス16〜
23の波形データは上記と同様の動作により順次アナログ
変換されてゆく。
モリ８はアドレス16〜23がアクセスされ、アドレス16〜
23の波形データは上記と同様の動作により順次アナログ
変換されてゆく。
なお、アドレス23になると、エンド・リターン・レジス
タ２の値（23）との比較を行なうデジタル・コンパレー
タ３の出力がLOWからHIGHに変わり、プログラマブル・
カウンタ５にロード信号が入力される。これにより、プ
ログラマブル・カウンタ５には、分周回路７からのクロ
ックCLKでロード・レジスタ４の値（スタートアドレス0
0）がロードされる。
タ２の値（23）との比較を行なうデジタル・コンパレー
タ３の出力がLOWからHIGHに変わり、プログラマブル・
カウンタ５にロード信号が入力される。これにより、プ
ログラマブル・カウンタ５には、分周回路７からのクロ
ックCLKでロード・レジスタ４の値（スタートアドレス0
0）がロードされる。
以下、、の動作が繰り返され、無限ループの出力が
できる。
できる。
このように、波形データ作成者は波形データポイント数
３のデータ定義だけですみ、従来のように３×８＝24個
の波形データを定義する必要がなくなった。24個の波形
データへの展開は制御演算回路１により自動的に行なわ
れる。
３のデータ定義だけですみ、従来のように３×８＝24個
の波形データを定義する必要がなくなった。24個の波形
データへの展開は制御演算回路１により自動的に行なわ
れる。
（２）第２図に示すユーザ定義波形（波形データポイン
ト数が３つの波形）を１回だけ出力させる場合： 波形メモリに、第４図に示すようにアドレス３〜23
までにデータ０を付加した波形データを記憶する。
ト数が３つの波形）を１回だけ出力させる場合： 波形メモリに、第４図に示すようにアドレス３〜23
までにデータ０を付加した波形データを記憶する。
エンド・リターン・レジスタ２にアドレスデータ23
をセットする。
をセットする。
スイッチ12をシングル側に接続する。
プログラマブル・カウンタ５および分周回路７をリ
セットする。
セットする。
クロック・コントローラ６にスタート信号を与え、
クロックをスタートさせる。
クロックをスタートさせる。
クロックに従って波形メモリ８に与えるアドレスが
00,01,...07と増加し、各アドレスの内容がそれぞれ出
力される。
00,01,...07と増加し、各アドレスの内容がそれぞれ出
力される。
８個のデータはマルチプレクサ９により切り替えられ、
DA変換器10で順次アナログ変換される。その間に、波形
メモリ８は次のアドレス08〜15がアクセスされ、その各
内容が出力される。
DA変換器10で順次アナログ変換される。その間に、波形
メモリ８は次のアドレス08〜15がアクセスされ、その各
内容が出力される。
クロックが９個目のとき、高速マルチプレクサ９に
アドレス08〜15のデータがロードされる。その後、前記
と同様にクロックに従って、アドレス8,9,10,...のデ
ータが順次出力される。
アドレス08〜15のデータがロードされる。その後、前記
と同様にクロックに従って、アドレス8,9,10,...のデ
ータが順次出力される。
マルチプレクサ９が切り替え動作を開始すると、波形メ
モリ８は次のアドレス16〜23がアクセスされ、同様の動
作により順次アナログ変換が行なわれる。
モリ８は次のアドレス16〜23がアクセスされ、同様の動
作により順次アナログ変換が行なわれる。
なお、アドレスが23になると、エンド・リターン・レジ
スタ２の値（23）との比較を行なうデジタル・コンパレ
ータ３の出力がLOWからHIGHに変わり、これがストップ
信号としてゲート14を介してクロック・コントローラ６
をストップさせる。
スタ２の値（23）との比較を行なうデジタル・コンパレ
ータ３の出力がLOWからHIGHに変わり、これがストップ
信号としてゲート14を介してクロック・コントローラ６
をストップさせる。
このようにして、第４図に示す波形を１回だけ出力す
る。
る。
（３）第５図に示すユーザ定義波形を出力する場合： この波形は、データポイント０〜９までの初期データ部
と、データポイント10〜998までの繰り返し部からな
る。
と、データポイント10〜998までの繰り返し部からな
る。
波形データ作成では、第６図に示すように、初期デ
ータ部の先頭部にデータ０を６ポイント追加し、16ポイ
ントデータとし、波形メモリのアドレス０〜15に記憶す
る。
ータ部の先頭部にデータ０を６ポイント追加し、16ポイ
ントデータとし、波形メモリのアドレス０〜15に記憶す
る。
他方、繰り返し部については、989（999-10）と８（マ
ルチプレクサ９の切り替え数）の最小公倍数、すなわち
989×８＝7912のデータに展開し、波形メモリ８のアド
レス16〜7927に記憶する。
ルチプレクサ９の切り替え数）の最小公倍数、すなわち
989×８＝7912のデータに展開し、波形メモリ８のアド
レス16〜7927に記憶する。
エンド・リターン・レジスタ２に7927をセットす
る。
る。
ロード・レジスタ４に16をセットする。
スイッチ12をループ側に接続する。
プログラマブル・カウンタ５および分周回路７をリ
セットする。
セットする。
制御演算回路１よりクロック・コントローラ６に進
み信号としてクロック６個を入れる。このクロックはク
ロック・コントローラ６を経由してマルチプレクサ９に
伝送される。マルチプレクサ９は、その切り替えアドレ
スが５まで進む（初期アドレスは０）。
み信号としてクロック６個を入れる。このクロックはク
ロック・コントローラ６を経由してマルチプレクサ９に
伝送される。マルチプレクサ９は、その切り替えアドレ
スが５まで進む（初期アドレスは０）。
クロックをスタートさせる。このとき、はじめに定
義した波形データポイントからスタートする。
義した波形データポイントからスタートする。
アドレスが増加して波形データが出力されアナログ
変換される動作は上記（１）あるいは（２）の場合と同
様である。アドレスが7927に達すると、デジタル・コン
パレータ３の出力がLOWからHIGHに変わり、ロード・レ
ジスタ４の値16がプログラマブル・カウンタ５らロード
される。これにより、再びアドレス16から7927までの波
形データが順次アナログ変換される。以降アドレス16〜
7927の波形データが繰り返し出力される。
変換される動作は上記（１）あるいは（２）の場合と同
様である。アドレスが7927に達すると、デジタル・コン
パレータ３の出力がLOWからHIGHに変わり、ロード・レ
ジスタ４の値16がプログラマブル・カウンタ５らロード
される。これにより、再びアドレス16から7927までの波
形データが順次アナログ変換される。以降アドレス16〜
7927の波形データが繰り返し出力される。
〈考案の効果〉 以上詳細に説明したように、本考案によれば、定義され
た波形データをマルチプレクサの切り替え数の最小公倍
数のポイント数に展開する波形データ展開機能と、波形
出力をコントロールするスタート、ストップ機能によ
り、ユーザはデータの切り替え数を意識しないで波形を
定義することができる利点がある。
た波形データをマルチプレクサの切り替え数の最小公倍
数のポイント数に展開する波形データ展開機能と、波形
出力をコントロールするスタート、ストップ機能によ
り、ユーザはデータの切り替え数を意識しないで波形を
定義することができる利点がある。
第１図は本考案に係る任意波形発生器の一実施例を示す
構成図、第２図および第５図は定義波形データの一例を
示す図、第３図、第４図および第６図は波形メモリに記
憶する波形データの一例を示す図、第７図は従来の任意
波形発生器の一例を示す構成図である。 １……制御演算回路、２……エンド・リターン・レジス
タ、３……デジタル・コンパレータ、４……ロード・レ
ジスタ、５……プログラマブル・カウンタ、６……クロ
ック・コントローラ、７……分周回路、８……波形メモ
リ、９……マルチプレクサ、10……DA変換器、11……バ
ス、12……スイッチ、13,14……オアゲート。
構成図、第２図および第５図は定義波形データの一例を
示す図、第３図、第４図および第６図は波形メモリに記
憶する波形データの一例を示す図、第７図は従来の任意
波形発生器の一例を示す構成図である。 １……制御演算回路、２……エンド・リターン・レジス
タ、３……デジタル・コンパレータ、４……ロード・レ
ジスタ、５……プログラマブル・カウンタ、６……クロ
ック・コントローラ、７……分周回路、８……波形メモ
リ、９……マルチプレクサ、10……DA変換器、11……バ
ス、12……スイッチ、13,14……オアゲート。
Claims (1)
- 【請求項１】波形データが格納された波形メモリより、
マルチプレクサの切り替え数の個数ずつ出力し、マルチ
プレクサにより順次選択した波形データをDA変換器でア
ナログ変換して出力することにより、波形メモリに記憶
された波形データに対応したアナログ波形を発生するよ
うに構成した任意波形発生器において、 定義された波形を前記マルチプレクサの切り替え数の最
小公倍数のデータポイント数に展開して前記波形メモリ
に格納すると共に、各部に必要な制御信号を発生する機
能を有する制御演算回路と、 クロックのスタートおよびストップを制御すると共に任
意のクロック数を出力する機能を有するクロック・コン
トローラと、 前記クロック・コントローラからのクロックを受け、設
定された初期値よりカウントアップし、そのカウント値
を前記波形メモリのアドレス値として出力するプログラ
マブル・カウンタと、 前記制御演算回路より最終アドレスがセットされるエン
ド・リターン・レジスタと、 前記アドレス値とエンド・リターン・レジスタの最終ア
ドレスとを比較し、一致したとき一致信号を出力するデ
ジタル・コンパレータと、 前記制御演算回路により切り替えられ、前記デジタル・
コンパレータの一致信号を前記プログラマブル・カウン
タのロード信号または前記クロック・コントローラのス
トップ信号として与えるスイッチ を具備し、ユーザ定義の任意のデータポイント数の波形
データをマルチプレクサの切り替え数の最小公倍数のデ
ータポイント数に展開し、スイッチの選択により波形デ
ータの繰り返し出力あるいは１回きりの出力ができるよ
うに構成したことを特徴とする任意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11406789U JPH0718174Y2 (ja) | 1989-09-28 | 1989-09-28 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11406789U JPH0718174Y2 (ja) | 1989-09-28 | 1989-09-28 | 任意波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353017U JPH0353017U (ja) | 1991-05-22 |
| JPH0718174Y2 true JPH0718174Y2 (ja) | 1995-04-26 |
Family
ID=31662456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11406789U Expired - Lifetime JPH0718174Y2 (ja) | 1989-09-28 | 1989-09-28 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0718174Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531161B2 (en) | 2002-04-19 | 2009-05-12 | Saint-Gobain Ceramics & Plastics, Inc. | Boehmite and polymer materials incorporating same |
| US7582277B2 (en) | 2002-04-19 | 2009-09-01 | Saint-Gobain Ceramics & Plastics, Inc. | Seeded boehmite particulate material and methods for forming same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5148021B1 (ja) * | 2012-03-28 | 2013-02-20 | 三菱電機株式会社 | 変換装置、周辺装置およびプログラマブルコントローラ |
-
1989
- 1989-09-28 JP JP11406789U patent/JPH0718174Y2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531161B2 (en) | 2002-04-19 | 2009-05-12 | Saint-Gobain Ceramics & Plastics, Inc. | Boehmite and polymer materials incorporating same |
| US7582277B2 (en) | 2002-04-19 | 2009-09-01 | Saint-Gobain Ceramics & Plastics, Inc. | Seeded boehmite particulate material and methods for forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353017U (ja) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04213212A (ja) | 高速パターン発生器 | |
| JP2006517075A (ja) | 方形波出力信号を発生させる集積回路信号発生器 | |
| JP2574909B2 (ja) | マイクロコンピュータ | |
| JP2820462B2 (ja) | データ列発生装置 | |
| JPS5990139A (ja) | アナログ入力の変換回路 | |
| JPH0353017U (ja) | ||
| JPH08330914A (ja) | 波形発生器 | |
| JPH0221774Y2 (ja) | ||
| JPH0637339Y2 (ja) | 波形記憶装置 | |
| JP2728243B2 (ja) | 電子楽器 | |
| JPH0784862A (ja) | タイミング制御回路 | |
| KR100238295B1 (ko) | 디스플레이용 수평 데이터 확장회로 | |
| JPH0423296A (ja) | 集積回路およびその使用方法 | |
| JPH0620195B2 (ja) | 速度変換回路 | |
| JPH0393090A (ja) | ビデオメモリ | |
| JPH03136178A (ja) | 任意波形発生器 | |
| JPH0337886A (ja) | メモリ書込制御回路 | |
| JPH0555831A (ja) | 任意波形発生器 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPS63298632A (ja) | マイクロプロセツサ | |
| JPH088777B2 (ja) | インバ−タ装置の制御回路 | |
| GB2072387A (en) | Method and apparatus for memory address modification in digital systems | |
| JPH01308978A (ja) | パターンデータ発生回路 | |
| JPH0836036A (ja) | データ・パターン発生装置 |