JPH07210337A - 信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 メモリの書込内容を保存する時にバックアッ
プ電源を不要とでき、メモリを自由に着脱して保存でき
る信号処理回路を提供することを目的とする。 【構成】 第１クロックＣＫ１に同期してメモリカード
８の各アドレスの書込動作又は読出動作を終了する毎
に、第２クロックＣＫ２に同期してメモリカード８に次
の書込動作又は読出動作の為のアドレス情報を供給す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリに音声信号を記
憶するのに好適な信号処理回路に関する。

【０００２】

【従来の技術】図３は、従来の信号処理回路を示してい
る。図３において、（１）はメモリ（ダイナミックＲＡ
Ｍ、スタティックＲＡＭ等）であり、各種データの書込
動作及び読出動作を行うものである。（２）はマイクロ
コンピュータであり、メモリ（１）を書込状態又は読出
状態とする制御コマンドを発生するものである。（３）
は制御部であり、前記制御コマンドに従って制御信号Ｃ
ＴＬを発生するものである。即ち、制御部（３）は、制
御信号ＣＴＬに応じて、後述するアドレス発生部、ＡＤ
変換部、ＤＡ変換部、及び圧縮伸長部を制御する。
（４）はアドレス発生部であり、制御信号ＣＴＬに応じ
て、書込読出切換信号Ｗ／Ｒ及びアドレスデータＡＤＤ
をメモリ（１）に供給するものである。（５）はＡＤ変
換部、（６）はＤＡ変換部である。（７）は圧縮伸長部
であり、ＡＤ変換部（５）の出力を圧縮処理してメモリ
（１）の特定アドレスに書き込んだり、メモリ（１）の
特定アドレスから読み出された出力を伸長処理してＤＡ
変換部（６）に供給するものである。ここで、圧縮伸長
部（７）において、圧縮処理とは、ＡＤ変換部（５）の
出力をデジタル的に圧縮する処理（ビット圧縮、時間軸
圧縮等）を言う。又、伸長処理とは、メモリ（１）の出
力（圧縮データ）をＡＤ変換部（５）の出力まで元に戻
す処理を言う。

【０００３】以下、図３の動作を説明する。先ず、マイ
クロコンピュータ（２）がメモリ（１）を書込状態とす
る制御コマンドを発生した時、制御部（３）はメモリ
（１）を書込状態とする制御信号ＣＴＬを発生する。従
って、メモリ（１）は、書込読出切換信号Ｗ／Ｒに従っ
て書込状態になり、アドレスデータＡＤＤに対応するア
ドレスが確定する。一方、ＡＤ変換部（５）は、音声信
号等をＡＤ変換する。圧縮伸長部（７）は、ＡＤ変換部
（５）の出力を圧縮処理し、メモリ（１）の確定アドレ
スに音声圧縮データＤＡＴＡを書き込む。

【０００４】又、マイクロコンピュータ（２）がメモリ
（１）を読出状態とする制御コマンドを発生した時、制
御部（３）はメモリ（１）を読出状態とする制御信号Ｃ
ＴＬを発生する。従って、メモリ（１）は、書込読出切
換信号Ｗ／Ｒに従って読出状態になり、アドレスデータ
ＡＤＤに対応するアドレスが確定する。そして、圧縮伸
長部（７）は、メモリ（１）の確定アドレスから読み出
された音声圧縮データＤＡＴＡを伸長処理する。ＤＡ変
換部（６）は、圧縮伸長部（７）の出力をＤＡ変換し、
音声信号を増幅器（図示せず）及びスピーカ（図示せ
ず）を介して放音させる。

【０００５】

【発明が解決しようとする課題】しかしながら、メモリ
（１）の書込内容を保存する時、バックアップ電源を必
要とする問題があった。又、メモリ（１）を自由に着脱
できない問題があった。そこで、本発明は、メモリの書
込内容を保存する時にバックアップ電源を不要とでき、
メモリを自由に着脱して保存できる信号処理回路を提供
することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、メモリカードの書込状態又は読出状態を指示する
制御手段と、前記制御手段の指示に基づいて、第１クロ
ックを発生する第１クロック発生手段と、ＡＤ変換手段
と、ＤＡ変換手段と、前記ＡＤ変換手段の出力を圧縮
し、前記第１クロックに同期して前記メモリカードの特
定アドレスに書き込む圧縮手段と、前記第１クロックに
同期して前記メモリカードの特定アドレスから読み出さ
れた出力を伸長し、前記ＤＡ変換手段に供給する伸長手
段と、前記第１クロックを計数し、前記メモリカードの
各アドレスの書込動作又は読出動作が終了する毎にオー
バーフローすると共に初期化される計数手段と、前記計
数手段のオーバーフローに基づいて、第２クロックを発
生する第２クロック発生手段と、前記メモリカードのア
ドレス情報を、前記第２クロックに同期して前記メモリ
カードに供給するアドレス発生手段と、を備えた点であ
る。

【０００７】

【作用】本発明によれば、第１クロックに同期してメモ
リカードの各アドレスの書込動作又は読出動作を終了す
る毎に、第２クロックに同期してメモリカードに次の書
込動作又は読出動作の為のアドレス情報を供給する。

【０００８】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の信号処理回路を示している。図１に
おいて、（８）は不揮発性のメモリカードであり、各種
データの書込動作及び読出動作を行うものである。該メ
モリカード（８）の仕様について説明すると、該メモリ
カード（８）は、複数バイト（例えば８ビット×５１２
バイト）を一塊として成る複数のデータ領域と、複数の
データ領域を指定するアドレス領域（例えば８ビット×
８バイト）とを有し、一定周期Ｔ毎に各種データの書込
動作又は読出動作を行う。（９）はマイクロコンピュー
タ（制御手段、アドレス発生手段、第２クロック発生手
段）であり、メモリカード（８）を書込状態又は読出状
態とする制御コマンド、及び、メモリカード（８）のデ
ータ領域を指定するアドレスコマンドを発生するもので
ある。（１０）は制御部（第１クロック発生手段）であ
り、前記制御コマンドに従って制御信号ＣＴＬを発生す
るものである。即ち、制御部（１０）は、制御信号ＣＴ
Ｌに応じて、後述するアドレス発生部、ＡＤ変換部、Ｄ
Ａ変換部、及び圧縮伸長部を制御する。又、制御部（１
０）は、制御コマンドに応じて、第１クロックＣＫ１を
発生する。（１１）はＡＤ変換部、（１２）はＤＡ変換
部である。（１３）は圧縮伸長部（圧縮手段、伸長手
段）であり、ＡＤ変換部（１１）の出力を圧縮処理して
メモリカード（８）の特定アドレスに書き込んだり、メ
モリカード（８）の特定アドレスから読み出された出力
を伸長処理してＤＡ変換部（１２）に供給するものであ
る。メモリカード（８）は、第１クロックＣＫに同期し
てデータの書き込み読み出しを行う。例えば、メモリカ
ード（８）は、５１２周期の第１クロックＣＫ１に同期
して、８ビットデータの書き込み読み出しを一度行う。
ここで、圧縮伸長部（１３）において、圧縮処理とは、
ＡＤ変換部（１１）の出力をデジタル的に圧縮する処理
（ビット圧縮、時間軸圧縮等）を言う。又、伸長処理と
は、メモリカード（８）の出力（圧縮データ）をＡＤ変
換部（１１）の出力まで元に戻す処理を言う。（１４）
はカウンタ（計数手段）であり、第１クロックＣＫ１を
５１２個計数した時にオーバーフロー信号ＯＦを発生
し、該オーバーフロー信号ＯＦを帰還してリセットされ
るものである。尚、本実施例において、計数手段をハー
ドウエアを用いて説明したが、ソフトウエアを用いて実
現することも可能である。マイクロコンピュータ（９）
は、オーバーフロー信号ＯＦを検出した時に第２クロッ
クＣＫ２及びアドレスコマンドを発生する。メモリカー
ド（８）は、第２クロックＣＫ２に同期してアドレスコ
マンドを読み込む。例えば、メモリカード（８）は、８
周期の第２クロックＣＫ２に同期して、アドレスコマン
ドの読み込みを一度行う。（１５）はＡＮＤゲートであ
り、第１クロックＣＫ１又は第２クロックＣＫ２をメモ
リカード（８）に供給するものである。

【０００９】以下、図１の動作を図２のタイムチャート
を基に説明する。先ず、メモリカード（８）を書込状態
とする制御コマンドが発生すると、制御部（１０）は、
メモリカード（８）を書込状態とする制御信号ＣＴＬを
発生し、同時に、第１クロックＣＫ１を５１２周期だけ
発生する。一方、ＡＤ変換部（１１）は、音声信号等を
ＡＤ変換する。圧縮伸長部（１３）は、ＡＤ変換部（１
１）の出力を圧縮処理する。従って、メモリカード
（８）は、確定アドレスに第１クロックＣＫ１に同期し
て音声圧縮データＤＡＴＡを書き込む事になる。そし
て、第１クロックＣＫ１が５１２周期だけ発生すると、
カウンタ（１４）はオーバーフロー信号ＯＦを発生す
る。マイクロコンピュータ（９）は、オーバーフロー信
号に従って、第２クロックＣＫ２を８周期だけ発生し、
同時に、アドレスコマンドを発生する。従って、メモリ
カード（８）は、第２クロックに同期してアドレスコマ
ンドを読み込み、音声圧縮データを書き込む為の次のア
ドレスを確定する。この動作を繰り返し、音声圧縮デー
タの書き込みを実行する。

【００１０】又、メモリカード（８）を読出状態とする
制御コマンドが発生すると、制御部（１０）は、メモリ
カード（８）を読出状態とする制御信号ＣＴＬを発生
し、同時に、第１クロックＣＫ１を５１２周期だけ発生
する。従って、メモリカード（８）は、確定アドレスか
ら第１クロックＣＫ１に同期して音声圧縮データを読み
出す事になる。圧縮伸長部（１３）は、メモリカード
（８）の確定アドレスから読み出された音声圧縮データ
ＤＡＴＡを伸長処理する。ＤＡ変換部（１２）は、圧縮
伸長部（１３）の出力をＤＡ変換し、音声信号を増幅器
（図示せず）及びスピーカ（図示せず）を介して放音さ
せる。そして、第１クロックＣＫ１が５１２周期だけ発
生すると、カウンタ（１４）はオーバーフロー信号ＯＦ
を発生する。マイクロコンピュータ（９）は、オーバー
フロー信号に従って、第２クロックＣＫ２を８周期だけ
発生し、同時に、アドレスコマンドを発生する。従っ
て、メモリカード（８）は、第２クロックに同期してア
ドレスコマンドを読み込み、音声圧縮データを読み出す
為の次のアドレスを確定する。この動作を繰り返し、音
声圧縮データの読み出しを実行する。

【００１１】以上より、第１クロックＣＫ１に同期して
メモリカード（８）の各アドレスの書込動作又は読出動
作を終了する毎に、第２クロックＣＫ２に同期してメモ
リカード（８）に次の書込動作又は読出動作の為のアド
レス情報を供給できる。

【００１２】

【発明の効果】本発明によれば、第１クロックに同期し
てメモリカードの各アドレスの書込動作又は読出動作を
終了する毎に、第２クロックに同期してメモリカードに
次の書込動作又は読出動作の為のアドレス情報を供給で
きる。又、メモリカードの書込内容を保存する時にバッ
クアップ電源を不要とでき、メモリカードを自由に着脱
して保存できる利点が得られる。

【図面の簡単な説明】

【図１】本発明の信号処理回路を示す図である。

【図２】図１のタイムチャートを示す図である。

【図３】従来の信号処理回路を示す図である。

【符号の説明】

（８） メモリカード （９） マイクロコンピュータ （１０） 制御部 （１１） ＡＤ変換器 （１２） ＤＡ変換器 （１３） 圧縮伸長部 （１４） カウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリカードの書込状態又は読出状態を
   指示する制御手段と、 前記制御手段の指示に基づいて、第１クロックを発生す
   る第１クロック発生手段と、 ＡＤ変換手段と、 ＤＡ変換手段と、 前記ＡＤ変換手段の出力を圧縮し、前記第１クロックに
   同期して前記メモリカードの特定アドレスに書き込む圧
   縮手段と、 前記第１クロックに同期して前記メモリカードの特定ア
   ドレスから読み出された出力を伸長し、前記ＤＡ変換手
   段に供給する伸長手段と、 前記第１クロックを計数し、前記メモリカードの各アド
   レスの書込動作又は読出動作が終了する毎にオーバーフ
   ローすると共に初期化される計数手段と、 前記計数手段のオーバーフローに基づいて、第２クロッ
   クを発生する第２クロック発生手段と、 前記メモリカードのアドレス情報を、前記第２クロック
   に同期して前記メモリカードに供給するアドレス発生手
   段と、 を備えたことを特徴とする信号処理回路。
2. 【請求項２】 前記第１クロックの周期数は、前記メモ
   リカードの各アドレスのビット数と等しいことを特徴と
   する請求項１記載の信号処理回路。