JPH0357968A - ネットワークアナライザ - Google Patents
ネットワークアナライザInfo
- Publication number
- JPH0357968A JPH0357968A JP19269689A JP19269689A JPH0357968A JP H0357968 A JPH0357968 A JP H0357968A JP 19269689 A JP19269689 A JP 19269689A JP 19269689 A JP19269689 A JP 19269689A JP H0357968 A JPH0357968 A JP H0357968A
- Authority
- JP
- Japan
- Prior art keywords
- route
- value
- correction
- measurement
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 36
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 238000005259 measurement Methods 0.000 claims description 37
- 230000015654 memory Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000010408 sweeping Methods 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、被測定物の伝送に関する諸特性を測定するた
めのネットワークアナライザに係り、特に安定な測定を
行うことができるネットワークアナライザに関する。
めのネットワークアナライザに係り、特に安定な測定を
行うことができるネットワークアナライザに関する。
[従来の技術1
第5図に示すのは、従来のネットワークアナライザを示
すブロック図である。
すブロック図である。
このネットワークアナライザは、完全に独立した2チャ
ンネルを有している。この2チャンネルは、試験用信号
源50を直接後段に伝送するスルールート51、及び被
測定物60が接続されるll!l+定ルート52からな
り、夫々のチャンネルには各々RF入力回路53.54
と記憶手段55.56を有している。RF入力回路53
で測定された値は記憶手段55.56に記憶される。
ンネルを有している。この2チャンネルは、試験用信号
源50を直接後段に伝送するスルールート51、及び被
測定物60が接続されるll!l+定ルート52からな
り、夫々のチャンネルには各々RF入力回路53.54
と記憶手段55.56を有している。RF入力回路53
で測定された値は記憶手段55.56に記憶される。
従って、スルールート51,測定ルート52の夫々の入
力回路の特性が互いに同じであれば、夫々のルートの値
をデータ処理部57で差し引くことにより被測定物の特
性を正確に得ることができる。
力回路の特性が互いに同じであれば、夫々のルートの値
をデータ処理部57で差し引くことにより被測定物の特
性を正確に得ることができる。
[発明が解決しようとする課題]
前記従来技術は、RF入力回路に用い゛られる素子(特
にIFフィルタ)の温度に対する変化はバラッキがあり
、前記2チャンネル構成による測定においても測定系の
時間経化によるオフセット変動の影響があり、正確な測
定を長時間保持するのは困難であった。
にIFフィルタ)の温度に対する変化はバラッキがあり
、前記2チャンネル構成による測定においても測定系の
時間経化によるオフセット変動の影響があり、正確な測
定を長時間保持するのは困難であった。
この発明の目的は、RF入力回路がlチャンネルであっ
ても、時間経過による測定値の変動を補正でき、かつそ
の補正を早く処理できるネットワークアナライザを提供
することにある。
ても、時間経過による測定値の変動を補正でき、かつそ
の補正を早く処理できるネットワークアナライザを提供
することにある。
[課題を解決するための千段]
上記目的を達成するため本発明のネットワークアナライ
ザは、周波数掃引可能な信号を出力する試験用信号源1
と、 前期試験用信号源からの信号を直接伝送するスルールー
ト2cと、被測定物11を介して伝送する測定ルート2
dとを切り換える切換手段2と、 前記切換手段から伝送された信号を前記試験信号の周波
数掃引変化に追従して同調受信してその後検波し検波さ
れた信号を出力するRF入力回路3と、 前記RF入力回路が出力する値を記憶する記憶手段7f
と、 前記切換手段を測定ルートに設定し、かつ前記試験用信
号源を掃引して測定を行う測定状態と、前記切換手段を
スルールートに設定すると共に前記試験用信号源を所定
周波数に設定し校正を行なう校正状態とを切換え制御す
る制御千段4と、前記校正状態で前記RF入力回路が出
力する値T0を記憶する記憶手段7gと、 前記測定状態が所定時間経過後、前記校正状態に切換え
たとき、前記RF入力回路がスルールートで出力する値
T.と前記記憶手段に記憶されている値Toとの差を演
算し補正値ΔTkを得る演算手段7eと、 その後の測定状態のとき、前記RF入力回路が出力する
測定値を前記補正値で補正して出力する補正手段7dと
、 を備えたことを特徴とする。
ザは、周波数掃引可能な信号を出力する試験用信号源1
と、 前期試験用信号源からの信号を直接伝送するスルールー
ト2cと、被測定物11を介して伝送する測定ルート2
dとを切り換える切換手段2と、 前記切換手段から伝送された信号を前記試験信号の周波
数掃引変化に追従して同調受信してその後検波し検波さ
れた信号を出力するRF入力回路3と、 前記RF入力回路が出力する値を記憶する記憶手段7f
と、 前記切換手段を測定ルートに設定し、かつ前記試験用信
号源を掃引して測定を行う測定状態と、前記切換手段を
スルールートに設定すると共に前記試験用信号源を所定
周波数に設定し校正を行なう校正状態とを切換え制御す
る制御千段4と、前記校正状態で前記RF入力回路が出
力する値T0を記憶する記憶手段7gと、 前記測定状態が所定時間経過後、前記校正状態に切換え
たとき、前記RF入力回路がスルールートで出力する値
T.と前記記憶手段に記憶されている値Toとの差を演
算し補正値ΔTkを得る演算手段7eと、 その後の測定状態のとき、前記RF入力回路が出力する
測定値を前記補正値で補正して出力する補正手段7dと
、 を備えたことを特徴とする。
[作用]
上記構成のネットワークアナライザによれば、RF入力
回路3は、前段の切換千段2によりスルールート2cと
測定ルー1−2dとが切り換えられる構成であることか
ら単一回路で構成することができる。
回路3は、前段の切換千段2によりスルールート2cと
測定ルー1−2dとが切り換えられる構成であることか
ら単一回路で構成することができる。
そして、切換手段2は制御手段4により切換えられるこ
とにより測定状態と校正状態に切換えられる。そして、
校正状態にてスルールートで測定された値T0は記憶手
段7gに記憶され、測定状態が所定時間経過後、再び校
正状態にてスルールートでの測定値T1が得られること
により、演算手段7eは機器に生じるオフセット変動分
の補正値ΔTk (=Tk一To)を演算により得るこ
とができる。この補正値ΔTkは、補正千段7dに設定
されることにより、以後の測定値は補正値ΔT.でオフ
セット分を補正して表示部に出力することができる.そ
して、前記補正動作を所定周期毎に行うことにより、常
にオフセット変動を補正した状態で被測定物を正確に測
定することができる。
とにより測定状態と校正状態に切換えられる。そして、
校正状態にてスルールートで測定された値T0は記憶手
段7gに記憶され、測定状態が所定時間経過後、再び校
正状態にてスルールートでの測定値T1が得られること
により、演算手段7eは機器に生じるオフセット変動分
の補正値ΔTk (=Tk一To)を演算により得るこ
とができる。この補正値ΔTkは、補正千段7dに設定
されることにより、以後の測定値は補正値ΔT.でオフ
セット分を補正して表示部に出力することができる.そ
して、前記補正動作を所定周期毎に行うことにより、常
にオフセット変動を補正した状態で被測定物を正確に測
定することができる。
[実施例j
第l図は、本発明のネットワークアナライザの一実施例
を示すブロック図である。
を示すブロック図である。
試験用信号源lは、ネットワークアナライザの入力端子
が設けられた切換手段2に接続される。
が設けられた切換手段2に接続される。
この試験用信号源は2つのローカル信号源1a,lbか
ら夫々f,,f.の周波数信号が生成され、ミキサlc
で(f1±f,)の信号として端子1dから出力される
。また、信号f,は端子leから出力される。
ら夫々f,,f.の周波数信号が生成され、ミキサlc
で(f1±f,)の信号として端子1dから出力される
。また、信号f,は端子leから出力される。
切換千段2は、スイッチ2a,2bによってスルールー
ト2cあるいは測定ルート2dのいずれかのルートを切
換える。測定ルート2dには回路素子等の被測定物ll
が接続される。
ト2cあるいは測定ルート2dのいずれかのルートを切
換える。測定ルート2dには回路素子等の被測定物ll
が接続される。
切換手段2の出力は、一つのRF入力回路3に入力され
る.RF入力回路3は、アッテネータATTの後段にミ
キサ3aが設けられる。ミキサ3aは、入力信号(f1
±ti と、前期試験用信号源1の端子1eから出力さ
れる信号f,との差を生成して出力するもので、IF・
フィルタ3により信号f2のみ後段に供給される。さら
にミキサ3cは、ローカル信号源3dの信号f,と前記
信号f,とを混合し(t’s±f,)を出力する。
る.RF入力回路3は、アッテネータATTの後段にミ
キサ3aが設けられる。ミキサ3aは、入力信号(f1
±ti と、前期試験用信号源1の端子1eから出力さ
れる信号f,との差を生成して出力するもので、IF・
フィルタ3により信号f2のみ後段に供給される。さら
にミキサ3cは、ローカル信号源3dの信号f,と前記
信号f,とを混合し(t’s±f,)を出力する。
この信号は、IFフィルタ3eにより(f2−t’s)
のみ出力され、検波回路3f.A/Dコンバータ3gを
経て端子3hからディジタル出力される。
のみ出力され、検波回路3f.A/Dコンバータ3gを
経て端子3hからディジタル出力される。
この端子3hの出力は、測定値として表示部8に表示さ
れるが、経路途中には前述したオフセットを補正するた
めのオフセット補正手段7が設けられる。
れるが、経路途中には前述したオフセットを補正するた
めのオフセット補正手段7が設けられる。
オフセット補正千段7は、端子3hの測定値を記憶する
2つのメモリl,メモリ2、これらメモリl、メモリ2
の記憶値からデータを演算して出力するデータ処理手段
7C、補正後のデータを補正値Δ丁で補正して表示部8
に出力する補正千段7dを有する。
2つのメモリl,メモリ2、これらメモリl、メモリ2
の記憶値からデータを演算して出力するデータ処理手段
7C、補正後のデータを補正値Δ丁で補正して表示部8
に出力する補正千段7dを有する。
さらに端子3hの測定値は、演算手段7eおよび記憶手
段7f,7gに入力される。演算手段7eは、端子3h
の出力値と記憶手段7gの記憶値から補正手段7dの補
正値ΔTを演算出力する. そして制御手段4は、これら各構成部の動作を制{卸す
る。
段7f,7gに入力される。演算手段7eは、端子3h
の出力値と記憶手段7gの記憶値から補正手段7dの補
正値ΔTを演算出力する. そして制御手段4は、これら各構成部の動作を制{卸す
る。
試験用信号源lに対しては、ローカル信号源laを制御
する。このローカル信号源1aは、測定状態においては
掃引周波数を出力し、校正状態においては所定の固定周
波数を出力する.切換手段2に対しては、スイッチ2a
,2bの切換を制御し、スルーあるいは測定のいずれか
のルートとする。
する。このローカル信号源1aは、測定状態においては
掃引周波数を出力し、校正状態においては所定の固定周
波数を出力する.切換手段2に対しては、スイッチ2a
,2bの切換を制御し、スルーあるいは測定のいずれか
のルートとする。
オフセット補正手段7に対しては、データ処理手段7C
、メモリ1,2、演算手段7eの各構成部の動作タイミ
ングを制御する。
、メモリ1,2、演算手段7eの各構成部の動作タイミ
ングを制御する。
また、制御手段4は、タイマ4aにより前記オフセット
補正のための各構成部の制御動作のタイミングを得る。
補正のための各構成部の制御動作のタイミングを得る。
このタイミングについては後述する。
次に上記構成によるネットワークアナライザのオフセッ
ト補正動作について第2図(a)(b)のフローチャー
トに基づき説明する。
ト補正動作について第2図(a)(b)のフローチャー
トに基づき説明する。
電源投入時等、イニシャル時に制御手段4は、イニシャ
ル動作を行う(SPI−SP3)。この時、測定ルート
2dには被測定物11を接続せず、被測定物の端子を直
結する(SPI)。この状態で、切換手段2のスイッチ
2a,2bを測定ルート2d側に切り換え、端子3hか
ら得られる測定値S.(f)をメモリlに記憶する(S
P2)。
ル動作を行う(SPI−SP3)。この時、測定ルート
2dには被測定物11を接続せず、被測定物の端子を直
結する(SPI)。この状態で、切換手段2のスイッチ
2a,2bを測定ルート2d側に切り換え、端子3hか
ら得られる測定値S.(f)をメモリlに記憶する(S
P2)。
この時同時に、切換手段2のスイッチ2a,2bをスル
ールート2c側に切り換え、スルールート2cで測定し
てその値Taffolを測定し、記憶手段7gに記憶し
てお< (SP3)。ここでf0は、制御手段4により
ローカル信号源1aを所定の固定周波数に設定した時の
、端子1dの出力周波数を指している。また、この固定
周波数f0は切換手段2のスルールート2cに外部から
供給するようにしても良い。
ールート2c側に切り換え、スルールート2cで測定し
てその値Taffolを測定し、記憶手段7gに記憶し
てお< (SP3)。ここでf0は、制御手段4により
ローカル信号源1aを所定の固定周波数に設定した時の
、端子1dの出力周波数を指している。また、この固定
周波数f0は切換手段2のスルールート2cに外部から
供給するようにしても良い。
以下、オフセット変動に対する補正動作(SP4〜SP
II)に移行する。
II)に移行する。
掃引制御されるローカル信号源1aの所定掃引k後(例
えば被測定物l1の交換後)に、タイマ4aによりタイ
ミングを合わせてスルールート2cにより測定を行う(
SP4)。そして、演算手段7eは、端子3hから出力
される測定値Tv(fat を測定し、かつ記憶手段7
gに記憶されているT。(f.)を読み出し、 ΔT m = T ll(fo) − T o fi’
olを求める(SP5)。このΔTkは、補正手段7d
に設定され、過去の補正値Δ丁は消去される(SP6)
。測定開始時はTie(fo) =TO(fO)である
ので、ΔTア=0として設定される。
えば被測定物l1の交換後)に、タイマ4aによりタイ
ミングを合わせてスルールート2cにより測定を行う(
SP4)。そして、演算手段7eは、端子3hから出力
される測定値Tv(fat を測定し、かつ記憶手段7
gに記憶されているT。(f.)を読み出し、 ΔT m = T ll(fo) − T o fi’
olを求める(SP5)。このΔTkは、補正手段7d
に設定され、過去の補正値Δ丁は消去される(SP6)
。測定開始時はTie(fo) =TO(fO)である
ので、ΔTア=0として設定される。
次に、切換千段2によりスイッチ2a,2bが測定ルー
ト側2dに切り換えられ、測定ルート2dにより被測定
物11の測定値を測定する(SP7)。また、この時の
測定値x.(r)をメモノ2に記憶する(SP8)。
ト側2dに切り換えられ、測定ルート2dにより被測定
物11の測定値を測定する(SP7)。また、この時の
測定値x.(r)をメモノ2に記憶する(SP8)。
次に、データ処理手段7Cは、メモリーに記憶されてい
るso[rlを読み出し、 L .(fl= X .(f)− S 6[f)を演算
し(SP9).補正手段7dに送出する。このLk(f
)は、オフセット変動が考慮されていない測定値である
。
るso[rlを読み出し、 L .(fl= X .(f)− S 6[f)を演算
し(SP9).補正手段7dに送出する。このLk(f
)は、オフセット変動が考慮されていない測定値である
。
I
?して、補正千段7dは、オフセット変動を補正すべく
、補正値ΔTうで補正した測定値Lll■[rl =−
t.ft’)一ΔT.= X k(fl S o (
f)一ΔTIIを演算し(S P 1 0 ) . L
k’ffl を第4図(b)に示す如く表示部8に出力
する(SPII)。
、補正値ΔTうで補正した測定値Lll■[rl =−
t.ft’)一ΔT.= X k(fl S o (
f)一ΔTIIを演算し(S P 1 0 ) . L
k’ffl を第4図(b)に示す如く表示部8に出力
する(SPII)。
次の所定掃引k回は、SP7からSPIIまでの動作を
繰り返す。
繰り返す。
上記オフセッ!・変動補正動作(S,P4〜SPII)
は、予め定められた所定の掃引kmにタイマ4aでタイ
ミングをとって行われるが、第3図に示すように、棒引
周期T中のプランキング時間T゜内で所定周波数f0を
出力して行うようにする他,掃引中にこれを停止して行
ってもよい。
は、予め定められた所定の掃引kmにタイマ4aでタイ
ミングをとって行われるが、第3図に示すように、棒引
周期T中のプランキング時間T゜内で所定周波数f0を
出力して行うようにする他,掃引中にこれを停止して行
ってもよい。
そして、上記動作により、所定の掃引k毎に常にオフセ
ット変動が補正され正確な測定値を得ることができる。
ット変動が補正され正確な測定値を得ることができる。
また、一掃引毎に被測定物が交換されて新たな測定が行
われる場合、一掃引毎に上記オフセット変動の補正動作
を行うようにすれば、各被測定物が同一の条件で正確に
測定することができる。
われる場合、一掃引毎に上記オフセット変動の補正動作
を行うようにすれば、各被測定物が同一の条件で正確に
測定することができる。
また、検波回路3fは、内部の基準信号(t’s −f
s )と位相比較する位相比較器であっても良い。
s )と位相比較する位相比較器であっても良い。
[発明の効果]
本発明のネットワークアナライザによれば、RF入力回
路が1チャンネルであっても時間経過によるオフセット
変動を補正でき、正確な測定値を得ることができる。
路が1チャンネルであっても時間経過によるオフセット
変動を補正でき、正確な測定値を得ることができる。
また、オフセット変動補正動作は被測定物の連続測定中
に測定用信号源の所定掃引毎に行なうことができるため
、常にオフセット変動をキャンセルすることができる。
に測定用信号源の所定掃引毎に行なうことができるため
、常にオフセット変動をキャンセルすることができる。
第1図は,本発明のネットワークアナライザを示すブロ
ック図、第2図(a).(b)は、各々ネットワークア
ナライザの動作を示すフロチャート、第3図は測定用信
号源の周波数設定の一例を示す図、第4図(a),(b
)は、各々、イニシャル動作後、及びオフセット変動補
正動作後、表示部に表示される被測定物の測定値を示す
図、第5図は、従来のネットワークアナライザを示すブ
ロック図である。 1−・・試験用信号源、2・・・切換手段,2a,2b
・・・スイッチ、2c・・・スルールート、2d・・・
測定ルート、3・・・RF入力回路、4・・・制御手段
、7・−・オフセット補正手段、7C・・・データ処理
手段、7d・・・補正手段、7e・・・演算手段、7f
,7g・・・記憶手段、8・・・表示部、1m−・被測
定物。
ック図、第2図(a).(b)は、各々ネットワークア
ナライザの動作を示すフロチャート、第3図は測定用信
号源の周波数設定の一例を示す図、第4図(a),(b
)は、各々、イニシャル動作後、及びオフセット変動補
正動作後、表示部に表示される被測定物の測定値を示す
図、第5図は、従来のネットワークアナライザを示すブ
ロック図である。 1−・・試験用信号源、2・・・切換手段,2a,2b
・・・スイッチ、2c・・・スルールート、2d・・・
測定ルート、3・・・RF入力回路、4・・・制御手段
、7・−・オフセット補正手段、7C・・・データ処理
手段、7d・・・補正手段、7e・・・演算手段、7f
,7g・・・記憶手段、8・・・表示部、1m−・被測
定物。
Claims (1)
- 【特許請求の範囲】 周波数掃引可能な信号を出力する試験用信号源(1)と
、 前期試験用信号源からの信号を直接伝送するスルールー
ト(2c)と、被測定物(11)を介して伝送する測定
ルート(2d)とを切り換える切換手段(2)と、 前記切換手段から伝送された信号を前記試験信号の周波
数掃引変化に追従して同調受信してその後検波し検波さ
れた信号を出力するRF入力回路(3)と、 前記RF入力回路が出力する値を記憶する記憶手段(7
f)と、 前記切換手段を測定ルートに設定し、かつ前記試験用信
号源を掃引して測定を行う測定状態と、前記切換手段を
スルールートに設定すると共に前記試験用信号源を所定
周波数に設定し校正を行なう校正状態とを切換え制御す
る制御手段(4)と、 前記校正状態で前記RF入力回路が出力する値(T_o
)を記憶する記憶手段(7g)と、前記測定状態が所定
時間経過後、前記校正状態に切換えたとき、前記RF入
力回路がスルールートで出力する値(T_k)と前記記
憶手段に記憶されている値(T_o)との差を演算し補
正値(ΔT_k)を得る演算手段(7e)と、 その後の測定状態のとき、前記RF入力回路が出力する
測定値を前記補正値で補正して出力する補正手段(7d
)と、 を備えたことを特徴とするネットワークアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192696A JPH07104378B2 (ja) | 1989-07-27 | 1989-07-27 | ネットワークアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192696A JPH07104378B2 (ja) | 1989-07-27 | 1989-07-27 | ネットワークアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0357968A true JPH0357968A (ja) | 1991-03-13 |
| JPH07104378B2 JPH07104378B2 (ja) | 1995-11-13 |
Family
ID=16295527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192696A Expired - Fee Related JPH07104378B2 (ja) | 1989-07-27 | 1989-07-27 | ネットワークアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104378B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013544369A (ja) * | 2010-11-30 | 2013-12-12 | 日本テキサス・インスツルメンツ株式会社 | 継続的掃引周波数を用いるシステム周波数応答テスト |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4878984A (ja) * | 1972-01-22 | 1973-10-23 |
-
1989
- 1989-07-27 JP JP1192696A patent/JPH07104378B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4878984A (ja) * | 1972-01-22 | 1973-10-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013544369A (ja) * | 2010-11-30 | 2013-12-12 | 日本テキサス・インスツルメンツ株式会社 | 継続的掃引周波数を用いるシステム周波数応答テスト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104378B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700129A (en) | Phase measurement apparatus with automatic calibration | |
| JPS5814622A (ja) | 遅延回路 | |
| WO2003036314A1 (fr) | Generateur de synchronisation et procede associe, dispositif de test de semiconducteur | |
| US5016202A (en) | Interpolated swept parameter system for synthesized sweeper | |
| WO2010035646A1 (ja) | 周波数特性測定装置 | |
| US4814689A (en) | Method of measuring a cable delay time | |
| JPH0357968A (ja) | ネットワークアナライザ | |
| EP0338333B1 (en) | Spectrum analyzer having means for displaying spectrum data together with power value thereof | |
| EP0743746A2 (en) | Digitally synchronized sweep signal source | |
| US7948326B2 (en) | Method for carrying out a frequency change | |
| JPH0748629B2 (ja) | 出力信号合成装置 | |
| SU1661682A1 (ru) | Устройство дл измерени амплитудно-частотных и фазочастотных характеристик четырехполюсников с преобразователем частоты | |
| JP3630839B2 (ja) | 自動リレー試験装置用8相発振器 | |
| JPH0493775A (ja) | 受信周波数測定装置 | |
| JPS625367B2 (ja) | ||
| CN100411242C (zh) | 调谐无线电滤波器的方法和系统 | |
| JP3633405B2 (ja) | 同期整流器 | |
| JP2002156396A (ja) | 時間・周波数測定装置 | |
| JPH0228935B2 (ja) | ||
| JPH0961503A (ja) | 半導体試験装置における試験信号のタイミング校正装置 | |
| JPH01105181A (ja) | 信号分析装置 | |
| JPS62148882A (ja) | 時間計測装置 | |
| JPH083505B2 (ja) | スペクトラムアナライザ | |
| JPH04309878A (ja) | 受信装置 | |
| JPH05180960A (ja) | 遅延時間測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |