JPH0358472B2 - - Google Patents
Info
- Publication number
- JPH0358472B2 JPH0358472B2 JP58170487A JP17048783A JPH0358472B2 JP H0358472 B2 JPH0358472 B2 JP H0358472B2 JP 58170487 A JP58170487 A JP 58170487A JP 17048783 A JP17048783 A JP 17048783A JP H0358472 B2 JPH0358472 B2 JP H0358472B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- collector
- base
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 230000035945 sensitivity Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、たとえばAGC回路に用いられる
レベル検出器に関し、検出の感度が温度の逆数で
設定されるようにし、感度の検出レベル依存性を
排除し、検出レベルの低いときの感度向上を図る
ことを目的とする。
レベル検出器に関し、検出の感度が温度の逆数で
設定されるようにし、感度の検出レベル依存性を
排除し、検出レベルの低いときの感度向上を図る
ことを目的とする。
従来、８ミリビデオテープレコーダなどの
AGC回路は第１図に示すように構成され、同図
において、１はビデオプリアンプにより形成され
た信号源、２は信号源１の信号が１対の入力端子
ａ，ｂに入力される可変減衰部であり、信号源１
の信号を増幅するバツフアアンプ２ａおよび、ア
ンプ２ａの出力信号を制御端子ｃに入力された制
御信号にもとづいて可変減衰する出力可変回路２
ｂが設けられ、出力可変回路２ｂにより減衰制御
されたアンプ２ａの出力信号、すなわち被検出信
号を１対の出力端子ｄ，ｅから出力する。
AGC回路は第１図に示すように構成され、同図
において、１はビデオプリアンプにより形成され
た信号源、２は信号源１の信号が１対の入力端子
ａ，ｂに入力される可変減衰部であり、信号源１
の信号を増幅するバツフアアンプ２ａおよび、ア
ンプ２ａの出力信号を制御端子ｃに入力された制
御信号にもとづいて可変減衰する出力可変回路２
ｂが設けられ、出力可変回路２ｂにより減衰制御
されたアンプ２ａの出力信号、すなわち被検出信
号を１対の出力端子ｄ，ｅから出力する。
３は出力端子ｄ，ｅの被検出信号が１対の入力
端子ｆ，ｇに入力されるレベル検出器であり、入
力端子ｆ，ｇの被検出信号のレベル検出により検
出信号を出力するレベル検出器３a′および、検出
器３a′の検出信号を平滑して制御端子ｈに制御信
号を出力するローパスフイルタ３ｂが設けられて
いる。
端子ｆ，ｇに入力されるレベル検出器であり、入
力端子ｆ，ｇの被検出信号のレベル検出により検
出信号を出力するレベル検出器３a′および、検出
器３a′の検出信号を平滑して制御端子ｈに制御信
号を出力するローパスフイルタ３ｂが設けられて
いる。
なお、制御端子ｈの制御信号が可変減衰部２の
制御端子ｃに出力される。また、レベル検出器３
a′からは検出信号とともにAGCにより一定振幅
に制御されたAGC信号が出力され、該AGC信号
がレベル検出部３の出力端子ｉから他の回路部に
出力される。
制御端子ｃに出力される。また、レベル検出器３
a′からは検出信号とともにAGCにより一定振幅
に制御されたAGC信号が出力され、該AGC信号
がレベル検出部３の出力端子ｉから他の回路部に
出力される。
そして可変減衰部２の詳細は第２図に示すよう
に構成され、同図において、Ｑ１，Ｑ２はアンプ
２ａに設けられたNPN型の１対のトランジスタ
であり両トランジスタＱ１，Ｑ２の共通エミツタ
回路が定電流源回路Ｔ１により形成されるととも
に、トランジスタＱ１，Ｑ２のコレクタがコレク
タ抵抗Ｒ１，Ｒ２をそれぞれ介して電源端子＋Ｂ
に接続され、両トランジスタＱ１，Ｑ２の差動増
幅により入力端子ａ，ｂの信号が増幅され、両ト
ランジスタＱ１，Ｑ２のコレクタから出力端子
ｄ，ｅに増幅された信号が出力される。
に構成され、同図において、Ｑ１，Ｑ２はアンプ
２ａに設けられたNPN型の１対のトランジスタ
であり両トランジスタＱ１，Ｑ２の共通エミツタ
回路が定電流源回路Ｔ１により形成されるととも
に、トランジスタＱ１，Ｑ２のコレクタがコレク
タ抵抗Ｒ１，Ｒ２をそれぞれ介して電源端子＋Ｂ
に接続され、両トランジスタＱ１，Ｑ２の差動増
幅により入力端子ａ，ｂの信号が増幅され、両ト
ランジスタＱ１，Ｑ２のコレクタから出力端子
ｄ，ｅに増幅された信号が出力される。
Ｑ３，Ｑ４は出力可変回路２ｂに設けられた
NPN型の１対のトランジスタであり、トランジ
スタＱ３のコレクタ，ベースがトランジスタＱ１
のコレクタに接続されるとともに、トランジスタ
Ｑ４のコレクタ，ベースがトランジスタＱ２のコ
レクタに接続され、両トランジスタＱ３，Ｑ４の
共通エミツタ回路が制御端子ｃの制御信号にもと
づいて制御される可変電流源回路Ｔ２により形成
されている。
NPN型の１対のトランジスタであり、トランジ
スタＱ３のコレクタ，ベースがトランジスタＱ１
のコレクタに接続されるとともに、トランジスタ
Ｑ４のコレクタ，ベースがトランジスタＱ２のコ
レクタに接続され、両トランジスタＱ３，Ｑ４の
共通エミツタ回路が制御端子ｃの制御信号にもと
づいて制御される可変電流源回路Ｔ２により形成
されている。
さらに、レベル検出器３の詳細は第３図に示す
ように構成され、Ｑ５，Ｑ６は第１差動増幅回路
を形成するNPN型の１対のトランジスタであり、
両トランジスタＱ５，Ｑ６のベースが入力端子
ｆ，ｇにそれぞれ接続されるとともに、両トラン
ジスタＱ５，Ｑ６の共通エミツタ回路が定電流源
回路Ｔ３により形成されている。
ように構成され、Ｑ５，Ｑ６は第１差動増幅回路
を形成するNPN型の１対のトランジスタであり、
両トランジスタＱ５，Ｑ６のベースが入力端子
ｆ，ｇにそれぞれ接続されるとともに、両トラン
ジスタＱ５，Ｑ６の共通エミツタ回路が定電流源
回路Ｔ３により形成されている。
Ｒ３，Ｒ４はトランジスタＱ５のコレクタ回
路、すなわち第１差動増幅回路の一方のコレクタ
回路に設けられたコレクタ抵抗、限流抵抗の直列
回路であり、コレクタ抵抗Ｒ３がトランジスタＱ
５のコレクタに接続され、限流抵抗Ｒ４が電源端
子＋Ｂに接続されている。Ｒ５，Ｒ６はトランジ
スタＱ６のコレクタ回路、すなわち第１差動増幅
回路の他方のコレクタ回路に設けられたコレクタ
抵抗、限流抵抗の直列回路であり、コレクタ抵抗
Ｒ５がトランジスタＱ６のコレクタに接続され、
限流抵抗Ｒ６が電源端子＋Ｂに接続されている。
路、すなわち第１差動増幅回路の一方のコレクタ
回路に設けられたコレクタ抵抗、限流抵抗の直列
回路であり、コレクタ抵抗Ｒ３がトランジスタＱ
５のコレクタに接続され、限流抵抗Ｒ４が電源端
子＋Ｂに接続されている。Ｒ５，Ｒ６はトランジ
スタＱ６のコレクタ回路、すなわち第１差動増幅
回路の他方のコレクタ回路に設けられたコレクタ
抵抗、限流抵抗の直列回路であり、コレクタ抵抗
Ｒ５がトランジスタＱ６のコレクタに接続され、
限流抵抗Ｒ６が電源端子＋Ｂに接続されている。
Ｑ７，Ｑ８は第２差動増幅回路を形成する
NPN型の１対のトランジスタであり、トランジ
スタＱ７のベース抵抗Ｒ３，Ｒ４の接続点ｐ、す
なわちコレクタ抵抗Ｒ３より電源側に接続される
とともに、トランジスタＱ８のベースがトランジ
スタＱ６のコレクタとコレクタ抵抗Ｒ５の接続点
p′，すなわちコレクタ抵抗Ｒ５よりトランジスタ
側に接続され、両トランジスタＱ７，Ｑ８の共通
エミツタ回路が定電流源回路Ｔ４により形成され
ている。Ｒ７はトランジスタＱ８のコレクタ抵抗
である。
NPN型の１対のトランジスタであり、トランジ
スタＱ７のベース抵抗Ｒ３，Ｒ４の接続点ｐ、す
なわちコレクタ抵抗Ｒ３より電源側に接続される
とともに、トランジスタＱ８のベースがトランジ
スタＱ６のコレクタとコレクタ抵抗Ｒ５の接続点
p′，すなわちコレクタ抵抗Ｒ５よりトランジスタ
側に接続され、両トランジスタＱ７，Ｑ８の共通
エミツタ回路が定電流源回路Ｔ４により形成され
ている。Ｒ７はトランジスタＱ８のコレクタ抵抗
である。
Ｑ９，Ｑ１０は第３差動増幅回路を形成する
NPN型の１対のトランジスタであり、トランジ
スタＱ９のベース、コレクタがトランジスタＱ
５，Ｑ８のコレクタにそれぞれ接続されるととも
に、トランジスタＱ１０のベース，コレクタが抵
抗Ｒ５，Ｒ６の接続点、電源端子＋Ｂにそれぞれ
接続され、両トランジスタＱ９，Ｑ１０の共通エ
ミツタ回路が定電流源回路Ｔ５により形成されて
いる。
NPN型の１対のトランジスタであり、トランジ
スタＱ９のベース、コレクタがトランジスタＱ
５，Ｑ８のコレクタにそれぞれ接続されるととも
に、トランジスタＱ１０のベース，コレクタが抵
抗Ｒ５，Ｒ６の接続点、電源端子＋Ｂにそれぞれ
接続され、両トランジスタＱ９，Ｑ１０の共通エ
ミツタ回路が定電流源回路Ｔ５により形成されて
いる。
Ｑ１１はベースがトランジスタＱ８のコレクタ
に接続されたPNP型のトランジスタであり、エ
ミツタが電源端子＋Ｂに接続されている。
に接続されたPNP型のトランジスタであり、エ
ミツタが電源端子＋Ｂに接続されている。
Ｃ，Ｒ８はローパスフイルタ３ｂを形成するフ
イルタコンデンサ、フイルタ抵抗であり、コンデ
ンサＣ、抵抗Ｒ８の並列回路の一端がトランジス
タＱ１１のコレクタおよび制御端子ｈに接続さ
れ、前記並列回路の他端がアースされている。
イルタコンデンサ、フイルタ抵抗であり、コンデ
ンサＣ、抵抗Ｒ８の並列回路の一端がトランジス
タＱ１１のコレクタおよび制御端子ｈに接続さ
れ、前記並列回路の他端がアースされている。
なお、トランジスタＱ６のコレクタに出力端子
ｉが接続されるとともに、トランジスタＱ７のコ
レクタが電源端子＋Ｂに接続されている。
ｉが接続されるとともに、トランジスタＱ７のコ
レクタが電源端子＋Ｂに接続されている。
また、抵抗Ｒ３，Ｒ５は同一抵抗値Rxであり、
抵抗Ｒ４，Ｒ６も同一抵抗値Ryである。
抵抗Ｒ４，Ｒ６も同一抵抗値Ryである。
つぎに、第１図ないし第３図の動作を第４図な
いし第７図とともに説明する。
いし第７図とともに説明する。
信号源１の信号はバツフアアンプ２ａの両トラ
ンジスタＱ１，Ｑ２により差動増幅され、両トラ
ンジスタＱ１，Ｑ２のコレクタ、すなわちアンプ
２ａの非反転出力端子、反転出力端子の間に信号
源１の信号を増幅した被検出信号が発生する。
ンジスタＱ１，Ｑ２により差動増幅され、両トラ
ンジスタＱ１，Ｑ２のコレクタ、すなわちアンプ
２ａの非反転出力端子、反転出力端子の間に信号
源１の信号を増幅した被検出信号が発生する。
一方、制御信号にもとづく出力可変回路２ｂの
共通エミツタ回路の電流変化により、トランジス
タＱ３，Ｑ４がそれぞれ等価的に形成するダイオ
ードの順方向抵抗値が可変制御され、該抵抗値の
変化により被検出信号の振幅が制御される。
共通エミツタ回路の電流変化により、トランジス
タＱ３，Ｑ４がそれぞれ等価的に形成するダイオ
ードの順方向抵抗値が可変制御され、該抵抗値の
変化により被検出信号の振幅が制御される。
さらに、トランジスタＱ５，Ｑ６が形成する第
１差動増幅回路が定電流源回路Ｔ３により駆動さ
れるとともに、トランジスタＱ７，Ｑ８が形成す
る第２差動増幅回路と、トランジスタＱ９，Ｑ１
０が形成する第３差動増幅回路とが、同一電流の
定電流源回路Ｔ４，Ｔ５によりそれぞれ駆動され
る。
１差動増幅回路が定電流源回路Ｔ３により駆動さ
れるとともに、トランジスタＱ７，Ｑ８が形成す
る第２差動増幅回路と、トランジスタＱ９，Ｑ１
０が形成する第３差動増幅回路とが、同一電流の
定電流源回路Ｔ４，Ｔ５によりそれぞれ駆動され
る。
そして第１差動増幅回路の共通エミツタ回路を
流れる電流をI1とした場合、入力端子ｆ，ｇへの
被検出信号の非入力時には、トランジスタＱ５，
Ｑ６のコレクタ電流がI1／２になるため、接続点
ｐの電圧Vpと接続点p′の電圧Vp′との電位差は
I1Rx／２になり、このときトランジスタＱ８の
ベース回路が遮断バイアスに設定されるため、ト
ランジスタＱ８の動作点が第４図の動作曲線上の
α点になつて第５図に示すトランジスタＱ８のコ
レクタ電流Icが０になり、逆に、トランジスタＱ
７のコレクタ電流が第２差動増幅回路の共通エミ
ツタ回路を流れる電流I2になる。
流れる電流をI1とした場合、入力端子ｆ，ｇへの
被検出信号の非入力時には、トランジスタＱ５，
Ｑ６のコレクタ電流がI1／２になるため、接続点
ｐの電圧Vpと接続点p′の電圧Vp′との電位差は
I1Rx／２になり、このときトランジスタＱ８の
ベース回路が遮断バイアスに設定されるため、ト
ランジスタＱ８の動作点が第４図の動作曲線上の
α点になつて第５図に示すトランジスタＱ８のコ
レクタ電流Icが０になり、逆に、トランジスタＱ
７のコレクタ電流が第２差動増幅回路の共通エミ
ツタ回路を流れる電流I2になる。
なお、第２差動増幅回路のトランジスタＱ７と
第３差動増幅回路のトランジスタＱ１０とは同一
に動作し、トランジスタＱ８とトランジスタＱ９
とは同一に動作する。
第３差動増幅回路のトランジスタＱ１０とは同一
に動作し、トランジスタＱ８とトランジスタＱ９
とは同一に動作する。
つぎに、入力端子ｆ，ｇに被検出信号が入力さ
れると、トランジスタＱ５，Ｑ６は対称的に動作
し、トランジスタＱ６の動作により接続点p′の電
圧Vp′が変化してトランジスタＱ８のベース回路
のバイアスが遮断バイアスから変化する。
れると、トランジスタＱ５，Ｑ６は対称的に動作
し、トランジスタＱ６の動作により接続点p′の電
圧Vp′が変化してトランジスタＱ８のベース回路
のバイアスが遮断バイアスから変化する。
そして被検出信号のレベルが所定の検出レベル
になり、トランジスタＱ８の動作点が第４図のα
点からβ点に移行したときに、トランジスタＱ１
１のベース回路のバイアスが低下してトランジス
タＱ１１が初めてオン状態になるが、このとき、
トランジスタＱ５の動作により接続点ｐの電圧
Vpが第６図の実線ｌに示すように変化するとと
もに、トランジスタＱ６の動作により接続点p′の
電圧Vp′が第６図の実線l′に示すように変化する。
になり、トランジスタＱ８の動作点が第４図のα
点からβ点に移行したときに、トランジスタＱ１
１のベース回路のバイアスが低下してトランジス
タＱ１１が初めてオン状態になるが、このとき、
トランジスタＱ５の動作により接続点ｐの電圧
Vpが第６図の実線ｌに示すように変化するとと
もに、トランジスタＱ６の動作により接続点p′の
電圧Vp′が第６図の実線l′に示すように変化する。
なお、第６図中のＡは接続点p′の信号振幅（ピ
ーク値）を示し、Ｂは接続点ｐの信号振幅（ピー
ク値）を示す。また、ＢはＡ｛Ry／（Rx＋Ry）｝
で示される。
ーク値）を示し、Ｂは接続点ｐの信号振幅（ピー
ク値）を示す。また、ＢはＡ｛Ry／（Rx＋Ry）｝
で示される。
すなわち、信号振幅Ａがつぎの(1)式を満足する
ときに、トランジスタＱ８の動作点が第４図のβ
点に移行してトランジスタＱ１１がオン状態にな
る。
ときに、トランジスタＱ８の動作点が第４図のβ
点に移行してトランジスタＱ１１がオン状態にな
る。
（Ａ／２（１＋Ry／Rx＋Ry）＋NKT／ｑ＝I1Rx／２）
…(1)式
なお、式中のＮは定数、Ｋはボルツマン定数、
Ｔは絶対温度、ｑは単位電荷の電気容量を示す。
Ｔは絶対温度、ｑは単位電荷の電気容量を示す。
また、信号振幅Ａが(1)式を満足したときのトラ
ンジスタＱ８のコレクタ電流Icはつぎの(2)式で示
され、(2)式の電流によりトランジスタＱ１１がオ
ン状態になるように抵抗Ｒ７の抵抗値が設定され
ている。
ンジスタＱ８のコレクタ電流Icはつぎの(2)式で示
され、(2)式の電流によりトランジスタＱ１１がオ
ン状態になるように抵抗Ｒ７の抵抗値が設定され
ている。
Ic＝I2／（１＋ｅ×pN）… (2)
そしてトランジスタＱ８のコレクタ回路の電
圧、すなわち接続点p′の電圧Vp′にもとづきレベ
ル検出器３a′が被検出信号を検出し、このときト
ランジスタＱ１１がオン状態になり、トランジス
タＱ１１のコレクタ電流からなる検出信号がロー
パスフイルタ３ｂにより平滑され、フイルタ３ｂ
から可変電流源回路Ｔ２に制御信号が出力され
る。
圧、すなわち接続点p′の電圧Vp′にもとづきレベ
ル検出器３a′が被検出信号を検出し、このときト
ランジスタＱ１１がオン状態になり、トランジス
タＱ１１のコレクタ電流からなる検出信号がロー
パスフイルタ３ｂにより平滑され、フイルタ３ｂ
から可変電流源回路Ｔ２に制御信号が出力され
る。
さらに、可変電流源回路Ｔ２の電流は制御信号
の制御により、接続点p′の電圧Vp′が一定振幅の
電圧になるように、すなわちトランジスタＱ８の
ベース回路が遮断バイアスになるように制御さ
れ、接続点p′の電圧Vp′からなるAGC信号が検出
前の一定振幅の信号に制御される。
の制御により、接続点p′の電圧Vp′が一定振幅の
電圧になるように、すなわちトランジスタＱ８の
ベース回路が遮断バイアスになるように制御さ
れ、接続点p′の電圧Vp′からなるAGC信号が検出
前の一定振幅の信号に制御される。
すなわち、レベル検出器３a′は被検出信号の振
幅が大きくなつてトランジスタＱ８のベース回路
のバイアスが遮断バイアスから変化したときに、
被検出信号を検出するように構成され、たとえば
被検出信号に対する接続点p′の電圧Vp′を調整設
定することにより、前記遮断バイアスから変化す
るときの被検出信号のレベル、すなわち検出器レ
ベルを可変設定できる。
幅が大きくなつてトランジスタＱ８のベース回路
のバイアスが遮断バイアスから変化したときに、
被検出信号を検出するように構成され、たとえば
被検出信号に対する接続点p′の電圧Vp′を調整設
定することにより、前記遮断バイアスから変化す
るときの被検出信号のレベル、すなわち検出器レ
ベルを可変設定できる。
ところで(1)式を変形することにより、つぎの(3)
式を得ることができる。
式を得ることができる。
Ａ＝I1Rx−２（NKT／ｑ）／（１＋Ry／Rx＋Ry）…(3)
式 さらに、(3)式のＡ＞０であるから、つぎの(4)式
を得ることができる。
式 さらに、(3)式のＡ＞０であるから、つぎの(4)式
を得ることができる。
I1Rx＞２（NKT／ｑ …(4)式
そしてレベル検出器３a′の感度は(3)式にもとづ
きつぎの(5)式のようになる。なお、(5)式のＺは
ｑ／（2NK）の定数である。
きつぎの(5)式のようになる。なお、(5)式のＺは
ｑ／（2NK）の定数である。
（ｄ／dTＡ／Ａ）＝１／（Ｔ−I1RxZ）…(5)式
そして(5)式の感度（ｄ／dTＡ／Ａ）と電圧
（I1Ry）との関係は、温度Ｔの値にもとづき第７
図に示すようにグラフ表示される。
図に示すようにグラフ表示される。
なお、第７図の実線ｔ１，ｔ２，ｔ３は温度Ｔ
がＴ１，Ｔ２，Ｔ３のときそれぞれを示し、Ｔ１
＜Ｔ２＜Ｔ３である。また、破線ｖは第４図のβ
点を検出レベルとするときを示し、破線v′はコレ
クタ電流Icがβ点の電流より大きいときに初めて
トランジスタＱ１１がオン状態になるように設定
したとき、すなわち検出レベルを第４図のβ点よ
り高く設定したときを示す。さらに、第７図にお
いて、（ｄ／dTＡ／Ａ）の絶対値が０のときに最も 感度が良い状態である。
がＴ１，Ｔ２，Ｔ３のときそれぞれを示し、Ｔ１
＜Ｔ２＜Ｔ３である。また、破線ｖは第４図のβ
点を検出レベルとするときを示し、破線v′はコレ
クタ電流Icがβ点の電流より大きいときに初めて
トランジスタＱ１１がオン状態になるように設定
したとき、すなわち検出レベルを第４図のβ点よ
り高く設定したときを示す。さらに、第７図にお
いて、（ｄ／dTＡ／Ａ）の絶対値が０のときに最も 感度が良い状態である。
そして第７図から明瞭なように、たとえば検出
レベル点を破線ｖのβ点に設定した場合、温度の
上昇により感度はＳ１点からＳ２点、Ｓ３点に移
行して低下し、また、検出レベルを破線v′の点か
ら破線ｖのβ点に移行すると、感度はＳ１′から
Ｓ１点またはＳ２′点からＳ２点またはＳ３′点か
らＳ３点に移行して低下する。
レベル点を破線ｖのβ点に設定した場合、温度の
上昇により感度はＳ１点からＳ２点、Ｓ３点に移
行して低下し、また、検出レベルを破線v′の点か
ら破線ｖのβ点に移行すると、感度はＳ１′から
Ｓ１点またはＳ２′点からＳ２点またはＳ３′点か
らＳ３点に移行して低下する。
すなわち、第３図のレベル検出器３a′の感度が
(5)式に示すように１／（Ｔ−I1Rx／Ｚ）＜０にな
るため、感度が温度および検出レベルに依存し、
温度の上昇によつて感度が悪化するとともに、被
検出信号の検出レベルを低くする程感度が悪化す
る。
(5)式に示すように１／（Ｔ−I1Rx／Ｚ）＜０にな
るため、感度が温度および検出レベルに依存し、
温度の上昇によつて感度が悪化するとともに、被
検出信号の検出レベルを低くする程感度が悪化す
る。
一方、８ミリビデオテープレコーダは携帯化を
図るために、小型、軽量化することが望まれ、こ
の場合電源電圧を低く設定るとともに被検出信号
およびAGC信号の振幅を小さくして消費電力を
少なくする必要がある。
図るために、小型、軽量化することが望まれ、こ
の場合電源電圧を低く設定るとともに被検出信号
およびAGC信号の振幅を小さくして消費電力を
少なくする必要がある。
しかし、前述のようにレベル検出器３a′の感度
がレベル検出器の低下に従つて悪化するため、被
検出信号の振幅がレベル検出器３a′の感度の制約
を受け、被検出信号の振幅を小さくして消費電力
を少なくすることには限界が生じる。
がレベル検出器の低下に従つて悪化するため、被
検出信号の振幅がレベル検出器３a′の感度の制約
を受け、被検出信号の振幅を小さくして消費電力
を少なくすることには限界が生じる。
この発明は、前記の点に留意してなされたもの
であり、被検出信号が入力される第１差動増幅回
路と、該第１差動増幅回路の一方のコレクタ回路
に一方のベース回路が接続されるとともに、前記
第１差動増幅回路の他方のコレクタ回路に他方の
ベース回路が接続された第２差動増幅回路を備
え、該第２差動増幅回路の一方または他方のコレ
クタ回路から検出信号を得るレベル検出器におい
て、前記一方のコレクタ回路のコレクタ抵抗より
電源側に前記一方のベース回路を接続するととも
に、前記他方のコレクタ回路のコレクタ抵抗より
トランジスタ側に前記他方のベース回路を接続
し、前記被検出信号の非入力時に前記他方のベー
ス回路を遮断バイアスに保持し、かつ、前記第１
差動増幅回路の共通エミツタ回路にコレクタ、エ
ミツタが直列挿入された定電流用のトランジスタ
と、該トランジスタのベースおよび定電流源回路
にコレクタ、ベースが接続された制御用トランジ
スタと、該トランジスタのエミツタ電流により順
バイアスされるダイオード回路とを備え、前記制
御用のトランジスタと前記ダイオード回路により
前記共通エミツタ回路の電流を温度の１次係数項
の電流に制御することを特徴とするレベル検出器
を提供するものである。
であり、被検出信号が入力される第１差動増幅回
路と、該第１差動増幅回路の一方のコレクタ回路
に一方のベース回路が接続されるとともに、前記
第１差動増幅回路の他方のコレクタ回路に他方の
ベース回路が接続された第２差動増幅回路を備
え、該第２差動増幅回路の一方または他方のコレ
クタ回路から検出信号を得るレベル検出器におい
て、前記一方のコレクタ回路のコレクタ抵抗より
電源側に前記一方のベース回路を接続するととも
に、前記他方のコレクタ回路のコレクタ抵抗より
トランジスタ側に前記他方のベース回路を接続
し、前記被検出信号の非入力時に前記他方のベー
ス回路を遮断バイアスに保持し、かつ、前記第１
差動増幅回路の共通エミツタ回路にコレクタ、エ
ミツタが直列挿入された定電流用のトランジスタ
と、該トランジスタのベースおよび定電流源回路
にコレクタ、ベースが接続された制御用トランジ
スタと、該トランジスタのエミツタ電流により順
バイアスされるダイオード回路とを備え、前記制
御用のトランジスタと前記ダイオード回路により
前記共通エミツタ回路の電流を温度の１次係数項
の電流に制御することを特徴とするレベル検出器
を提供するものである。
したがつて、この発明のレベル検出器による
と、第１差動増幅回路の共通エミツタ回路の電流
が、温度の１次係数項の電流に制御されるため、
レベル検出器の感度が温度の逆数のみに依存し、
感度の検出レベル依存性が排除され、検出レベル
の低いときの感度向上を計ることができるもので
ある。
と、第１差動増幅回路の共通エミツタ回路の電流
が、温度の１次係数項の電流に制御されるため、
レベル検出器の感度が温度の逆数のみに依存し、
感度の検出レベル依存性が排除され、検出レベル
の低いときの感度向上を計ることができるもので
ある。
つぎに、この発明を、その１実施例を示した第
８図とともに詳細に説明する。
８図とともに詳細に説明する。
同図において、第３図と同一記号は同一もしく
は相当するものを示し、３ａは第３図のレベル検
出器３a′の代わりに設けられたレベル検出器、Ｑ
１２はNPN型の定電流用のトランジスタであり、
コレクタがトランジスタＱ５，Ｑ６のエミツタに
接続されるとともに、エミツタがエミツタ抵抗Ｒ
８を介してアースされている。
は相当するものを示し、３ａは第３図のレベル検
出器３a′の代わりに設けられたレベル検出器、Ｑ
１２はNPN型の定電流用のトランジスタであり、
コレクタがトランジスタＱ５，Ｑ６のエミツタに
接続されるとともに、エミツタがエミツタ抵抗Ｒ
８を介してアースされている。
Ｑ１３はNPN型の制御用トランジスタであり、
コレクタ、ベースがトランジスタＱ１２のベース
および定電流源回路Ｔ６に接続されている。Ｑ１
４はダイオード回路を形成するNPN型のトラン
ジスタであり、コレクタ、ベースがトランジスタ
Ｑ１３のエミツタに接続されるとともにエミツタ
がアースされている。
コレクタ、ベースがトランジスタＱ１２のベース
および定電流源回路Ｔ６に接続されている。Ｑ１
４はダイオード回路を形成するNPN型のトラン
ジスタであり、コレクタ、ベースがトランジスタ
Ｑ１３のエミツタに接続されるとともにエミツタ
がアースされている。
そしてトランジスタＱ１２のベース、エミツタ
間電圧はトランジスタＱ１３のベース、エミツタ
間電圧に制御され、また、抵抗Ｒ８の電圧降下は
トランジスタＱ１４のベース、エミツタ間電圧に
制御される。
間電圧はトランジスタＱ１３のベース、エミツタ
間電圧に制御され、また、抵抗Ｒ８の電圧降下は
トランジスタＱ１４のベース、エミツタ間電圧に
制御される。
ところでトランジスタＱ１２，Ｑ１３，Ｑ１４
のベース、エミツタ間電圧圧は等しく電圧Vbeで
あり、このとき各トランジスタＱ１２〜Ｑ１４の
ベース、エミツタ間電圧がいわゆるダイオード特
性の電圧になるため、電圧Vbeはつぎの(6)式で示
される。
のベース、エミツタ間電圧圧は等しく電圧Vbeで
あり、このとき各トランジスタＱ１２〜Ｑ１４の
ベース、エミツタ間電圧がいわゆるダイオード特
性の電圧になるため、電圧Vbeはつぎの(6)式で示
される。
Vbe＝KT／ｑlogeIo／Is …(6)式
なお、Ioはベース、エミツタ間の電流、Isは飽
和電流を示す。
和電流を示す。
そこで第１差動増幅回路の共通エミツタ回路を
流れる電流I1は、トランジスタＱ１４のベース、
エミツタ間電圧により制御され、つぎに(7)式に示
すように絶対温度Ｔの１次係数項の電流になる。
なお、Rzは抵抗Ｒ８の抵抗値である。
流れる電流I1は、トランジスタＱ１４のベース、
エミツタ間電圧により制御され、つぎに(7)式に示
すように絶対温度Ｔの１次係数項の電流になる。
なお、Rzは抵抗Ｒ８の抵抗値である。
I1＝Vbe／Rz＝KT／qRzlogeIo／Is …(7)式
そして(7)式の電流I1を(3)式に代入することによ
りつぎの(8)式を得る。
りつぎの(8)式を得る。
Ａ＝｛（KRx／qRzlogeI0／Is）−２（NK／ｑ）｝Ｔ／
（１＋Ry／Rx＋Ry）…(8)式 すなわち、第８図の場合はトランジスタＱ８の
動作点が第４図のβ点に移行してトランジスタＱ
１１がオン状態になるための接続点p′の信号振幅
Ａが(8)式で示される。
（１＋Ry／Rx＋Ry）…(8)式 すなわち、第８図の場合はトランジスタＱ８の
動作点が第４図のβ点に移行してトランジスタＱ
１１がオン状態になるための接続点p′の信号振幅
Ａが(8)式で示される。
そして(8)式から(5)式と同様の感度（ｄ／dTＡ／
Ａ）を求めると、つぎの(9)式のようになる。
（ｄ／dTＡ／Ａ）＝１／Ｔ …(9)式
したがつて、レベル検出器３ａの感度は温度の
逆数のみに依存し、感度の検出レベル依存性が排
除され、検出レベルの低いときの感度は第３図の
場合より向上し、検出レベルの低いときの感度の
向上を図ることができる。
逆数のみに依存し、感度の検出レベル依存性が排
除され、検出レベルの低いときの感度は第３図の
場合より向上し、検出レベルの低いときの感度の
向上を図ることができる。
また、(5)式の感度が負値になるのに対して(9)式
の感度が正値になり、さらに、オン状態になると
きのトランジスタＱ１１の温度係数も正値になる
ため、検出の安定化を図ることができる。
の感度が正値になり、さらに、オン状態になると
きのトランジスタＱ１１の温度係数も正値になる
ため、検出の安定化を図ることができる。
そして被検出信号のレベルを低くしても感度が
悪化しないため、第３図の場合より振幅の小さな
被検出信号をレベル検出器３ａにより検出して
AGC信号を出力でき、８ミリビデオテープレコ
ーダなどを第３図の場合より著しく小型、軽量化
することができ小型、軽量化を図る機器に適用し
て非常に有効である。
悪化しないため、第３図の場合より振幅の小さな
被検出信号をレベル検出器３ａにより検出して
AGC信号を出力でき、８ミリビデオテープレコ
ーダなどを第３図の場合より著しく小型、軽量化
することができ小型、軽量化を図る機器に適用し
て非常に有効である。
なお、前記実施例では、レベル検出器３ａにト
ランジスタＱ５，Ｑ６の第１差動増幅回路およ
び、トランジスタＱ７，Ｑ８の第２差動増幅回路
とともに、トランジスタＱ９，Ｑ１０の第３差動
増幅回路を設け、該第３差動増幅回路により動作
の安定を図るようにしたが、基本的には第１，第
２差動増幅回路のみを設けても同様の効果を得る
ことができる。
ランジスタＱ５，Ｑ６の第１差動増幅回路およ
び、トランジスタＱ７，Ｑ８の第２差動増幅回路
とともに、トランジスタＱ９，Ｑ１０の第３差動
増幅回路を設け、該第３差動増幅回路により動作
の安定を図るようにしたが、基本的には第１，第
２差動増幅回路のみを設けても同様の効果を得る
ことができる。
また、ダイオード回路をトランジスタＱ１４に
より形成したが、ダイオードにより形成しても同
様の効果を得ることができ、さらに、ダイオード
回路に複数のトランジスタまたはダイオードの直
列回路を設けてもよい。
より形成したが、ダイオードにより形成しても同
様の効果を得ることができ、さらに、ダイオード
回路に複数のトランジスタまたはダイオードの直
列回路を設けてもよい。
また、前記実施例ではCGC回路に適用するた
めに、トランジスタＱ１１からローパスフイルタ
３ｂに検出信号を出力するとともに、トランジス
タＱ６のコレクタからAGC信号を取り出すよう
に構成したが、AGC回路以外の回路、たとえば
各種センサの出力信号のレベル検出を行なう回路
に適用する場合は、検出信号のみを出力すればよ
い。
めに、トランジスタＱ１１からローパスフイルタ
３ｂに検出信号を出力するとともに、トランジス
タＱ６のコレクタからAGC信号を取り出すよう
に構成したが、AGC回路以外の回路、たとえば
各種センサの出力信号のレベル検出を行なう回路
に適用する場合は、検出信号のみを出力すればよ
い。
さらに、前記実施例ではトランジスタＱ８のコ
レクタ回路、すなわち第２差動増幅回路の他方の
コレクタ回路にトランジスタＱ１１を接続して検
出信号を得るようにしたが、トランジスタＱ７の
コレクタ、すなわち第２差動増幅回路の一方のコ
レクタ回路にトランジスタＱ１１を接続して検出
信号を得るようにしてもよく、また、トランジス
タＱ８またはトランジスタＱ７のコレクタ電圧を
直接検出信号としてもよい。
レクタ回路、すなわち第２差動増幅回路の他方の
コレクタ回路にトランジスタＱ１１を接続して検
出信号を得るようにしたが、トランジスタＱ７の
コレクタ、すなわち第２差動増幅回路の一方のコ
レクタ回路にトランジスタＱ１１を接続して検出
信号を得るようにしてもよく、また、トランジス
タＱ８またはトランジスタＱ７のコレクタ電圧を
直接検出信号としてもよい。
第１図はAGC回路のブロツク図、第２図は第
１図の可変減衰部の結線図、第３図はレベル検出
部の結線図、第４図は第３図のトランジスタＱ８
の動作点説明図、第５図は第３図の第２差動増幅
回路の結線図、第６図は第３図のトランジスタＱ
７，Ｑ８のベースに入力される信号振幅の波形
図、第７図は第３図のレベル検出器の感度曲線
図、第８図はこの発明のレベル検出器の１実施例
の結線図である。 ３ａ……レベル検出器、Ｑ５，Ｑ６……第１差
動増幅回路を形成するトランジスタ、Ｑ７，Ｑ８
……第２差動増幅回路を形成するトランジスタ、
Ｑ１２……定電流用のトランジスタ、Ｑ１３……
制御用のトランジスタ、Ｑ１４……ダイオード回
路を形成するトランジスタ、Ｒ３，Ｒ５……コレ
クタ抵抗、Ｒ８……エミツタ抵抗、Ｔ６……定電
流源回路。
１図の可変減衰部の結線図、第３図はレベル検出
部の結線図、第４図は第３図のトランジスタＱ８
の動作点説明図、第５図は第３図の第２差動増幅
回路の結線図、第６図は第３図のトランジスタＱ
７，Ｑ８のベースに入力される信号振幅の波形
図、第７図は第３図のレベル検出器の感度曲線
図、第８図はこの発明のレベル検出器の１実施例
の結線図である。 ３ａ……レベル検出器、Ｑ５，Ｑ６……第１差
動増幅回路を形成するトランジスタ、Ｑ７，Ｑ８
……第２差動増幅回路を形成するトランジスタ、
Ｑ１２……定電流用のトランジスタ、Ｑ１３……
制御用のトランジスタ、Ｑ１４……ダイオード回
路を形成するトランジスタ、Ｒ３，Ｒ５……コレ
クタ抵抗、Ｒ８……エミツタ抵抗、Ｔ６……定電
流源回路。
Claims (1)
- １ 被検出信号が入力される第１差動増幅回路
と、該第１差動増幅回路の一方のコレクタ回路に
一方のベース回路が接続されるとともに、前記第
１差動増幅回路の他方のコレクタ回路に他方のベ
ース回路が接続された第２差動増幅回路を備え、
該第２差動増幅回路の一方または他方のコレクタ
回路から検出信号を得るレベル検出器において、
前記一方のコレクタ回路のコレクタ抵抗より電源
側に前記一方のベース回路を接続するとともに、
前記他方のコレクタ回路のコレクタ抵抗よりトラ
ンジスタ側に前記他方のベース回路を接続し、前
記被検出信号の非入力時に前記他方のベース回路
を遮断バイアスに保持し、かつ、前記第１差動増
幅回路の共通エミツタ回路にコレクタ、エミツタ
が直列挿入された定電流用のトランジスタと、該
トランジスタのベースおよび定電流源回路にコレ
クタ、ベースが接続された制御用のトランジスタ
と、該トランジスタのエミツタ電流により順バイ
アスされるダイオード回路とを備え、前記制御用
のトランジスタと前記ダイオード回路により前記
共通エミツタ回路の電流を温度の１次係数項の電
流に制御することを特徴とするレベル検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170487A JPS6060563A (ja) | 1983-09-13 | 1983-09-13 | レベル検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170487A JPS6060563A (ja) | 1983-09-13 | 1983-09-13 | レベル検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060563A JPS6060563A (ja) | 1985-04-08 |
| JPH0358472B2 true JPH0358472B2 (ja) | 1991-09-05 |
Family
ID=15905861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58170487A Granted JPS6060563A (ja) | 1983-09-13 | 1983-09-13 | レベル検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060563A (ja) |
-
1983
- 1983-09-13 JP JP58170487A patent/JPS6060563A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6060563A (ja) | 1985-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004462A (en) | Temperature transducer | |
| US4105942A (en) | Differential amplifier circuit having common mode compensation | |
| EP0595350A2 (en) | Reproducing circuit for a magnetic head | |
| CA1096036A (en) | Dynamic transducer biasing signal amplifying circuitry | |
| JPH10504436A (ja) | ピーク入力電圧に比例するヒステリシスを有する検出回路 | |
| JPH06188657A (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH0432617Y2 (ja) | ||
| US4088963A (en) | Gain control circuit | |
| JPH0511506Y2 (ja) | ||
| KR860000440B1 (ko) | 신호레벨제어회로 | |
| JPH0358472B2 (ja) | ||
| US4050029A (en) | Electronic apparatus comprising an audio amplifier providing shunt voltage regulation | |
| US3267386A (en) | Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback | |
| JPH02254805A (ja) | 飽和検出器付増幅器装置 | |
| JPS6343923B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| US4048549A (en) | Circuit for eliminating current noises from d.c. motor | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPH0221775Y2 (ja) | ||
| JPS609909Y2 (ja) | 差動式熱感知器 | |
| JPS6161286B2 (ja) | ||
| JP2562870B2 (ja) | フオトトランジスタの信号検出器 | |
| JPH06303054A (ja) | 電圧制限機能付き演算増幅回路 | |
| JPH01238207A (ja) | 温度補償増幅回路 | |
| KR840000940B1 (ko) | 등화증폭기(等化增幅器) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |