JPH0360118A - コンタクト電極の形成方法 - Google Patents
コンタクト電極の形成方法Info
- Publication number
- JPH0360118A JPH0360118A JP19614289A JP19614289A JPH0360118A JP H0360118 A JPH0360118 A JP H0360118A JP 19614289 A JP19614289 A JP 19614289A JP 19614289 A JP19614289 A JP 19614289A JP H0360118 A JPH0360118 A JP H0360118A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- electrode
- grown
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000007547 defect Effects 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 101100002917 Caenorhabditis elegans ash-2 gene Proteins 0.000 abstract 1
- WLQSSCFYCXIQDZ-UHFFFAOYSA-N arsanyl Chemical compound [AsH2] WLQSSCFYCXIQDZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- ZPUCINDJVBIVPJ-LJISPDSOSA-N cocaine Chemical compound O([C@H]1C[C@@H]2CC[C@@H](N2C)[C@H]1C(=O)OC)C(=O)C1=CC=CC=C1 ZPUCINDJVBIVPJ-LJISPDSOSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置における気相成長を用いた電極の形
成方法に関するものである。
成方法に関するものである。
半導体装置では真性素子領域から電極を引き出す必要が
ある。ダイオードやバイポーラトランジスタ等の場合も
あるが、ここではＧａＡｓの接合ゲート型電界効果トラ
ンジスタ（以下、ＭＥＳＦＥＴと称す）を例に説明する
。
ある。ダイオードやバイポーラトランジスタ等の場合も
あるが、ここではＧａＡｓの接合ゲート型電界効果トラ
ンジスタ（以下、ＭＥＳＦＥＴと称す）を例に説明する
。
このＭＥＳＦＥＴの一例として、特開昭６２−１２３７
７５号公報に示された製造方法について説明する。第２
図ω〜（イ）はこの製造方法を説明するための図で、主
要工程における素子の断面図である。第２図（ａ）にお
いて、半絶縁性ＧａＡｓ基板（以下、半導体基板と記す
）ｌに選択的にイオン注入することによりチャネル層１
１を設け、この表面に耐熱金属ＷＳｉのゲート電極１２
を形成し、このゲート電極１２をマスクに選択的にイオ
ン注入して熱処理を行い第１導電層２を形成する。次い
で、第２図（ロ）に示すようにＳｉｎ、の被覆膜１３を
成長し、選択的に垂直ドライエツチングして開口を設け
る。この時、ゲート電極１２の脇には側壁１４が形成さ
れる。この開口部に第２導電層３を選択的に成長する。
７５号公報に示された製造方法について説明する。第２
図ω〜（イ）はこの製造方法を説明するための図で、主
要工程における素子の断面図である。第２図（ａ）にお
いて、半絶縁性ＧａＡｓ基板（以下、半導体基板と記す
）ｌに選択的にイオン注入することによりチャネル層１
１を設け、この表面に耐熱金属ＷＳｉのゲート電極１２
を形成し、このゲート電極１２をマスクに選択的にイオ
ン注入して熱処理を行い第１導電層２を形成する。次い
で、第２図（ロ）に示すようにＳｉｎ、の被覆膜１３を
成長し、選択的に垂直ドライエツチングして開口を設け
る。この時、ゲート電極１２の脇には側壁１４が形成さ
れる。この開口部に第２導電層３を選択的に成長する。
その後、第２図（Ｑ）のようにＳｉｎ、の被覆膜１３を
除去する。第２図（イ）において、第２導電層３の上に
オーム性金属ＡｕＧｅＮｉのソース電極１６とドレイン
電極！７とを設けてＭＥＳＦＥＴを完成する。
除去する。第２図（イ）において、第２導電層３の上に
オーム性金属ＡｕＧｅＮｉのソース電極１６とドレイン
電極！７とを設けてＭＥＳＦＥＴを完成する。
このＭＥＳＦＥＴの特徴はゲート電極１２に接して低濃
度の第１導電層２があり、この上部に高濃度の第２導電
層３を設けたことにより、チャネル層１１の直下を流れ
る基板リーク電流が抑制され、短チヤネル効果が低減さ
れることにある。
度の第１導電層２があり、この上部に高濃度の第２導電
層３を設けたことにより、チャネル層１１の直下を流れ
る基板リーク電流が抑制され、短チヤネル効果が低減さ
れることにある。
そして、高濃度の第２導電層３の成長には、例えばトリ
メチルガリウム（ＴＭＧ）とアルシン（ＡｓＨ，）とＨ
ｌとから原料ガスにドーパントとなるＨっＳガスを混ぜ
た混合ガスを用いた有機金属法による選択成長が用いら
れる。
メチルガリウム（ＴＭＧ）とアルシン（ＡｓＨ，）とＨ
ｌとから原料ガスにドーパントとなるＨっＳガスを混ぜ
た混合ガスを用いた有機金属法による選択成長が用いら
れる。
［発明が解決しようとする課題］
ところで前記製造方法によれば、第２導電層の選択成長
において、開口部の面積や密集度に伴う開口部の割合が
小さいと、成長厚さが厚くなるというパターン依存性が
あり、成長厚さの変動は成長雰囲気を減圧すると少なく
なる傾向はあるが、成長速度が下がるため限界があった
。
において、開口部の面積や密集度に伴う開口部の割合が
小さいと、成長厚さが厚くなるというパターン依存性が
あり、成長厚さの変動は成長雰囲気を減圧すると少なく
なる傾向はあるが、成長速度が下がるため限界があった
。
また、ＭＥＳＦＥＴにおいて第２導電層が薄い場合、ソ
ース直列抵抗が増大して相互コンダクタンスｇｍが減少
する。逆に厚い場合は、ドレイン端部での電界集中が強
くなり、ドレイン耐圧が低下し、このため、第２導電層
の成長厚さの変動は小さくする必要があった。
ース直列抵抗が増大して相互コンダクタンスｇｍが減少
する。逆に厚い場合は、ドレイン端部での電界集中が強
くなり、ドレイン耐圧が低下し、このため、第２導電層
の成長厚さの変動は小さくする必要があった。
本発明の目的はこの問題点を解決したコンタクト電極の
形成方法を提供することにある。
形成方法を提供することにある。
上記目的を達成するため、本発明によるコンタクト電極
の形成方法においては、半導体基板の表面に第１の導電
層を形成する工程と、前記第１の導電層の表面に第２の
導電層を成長する工程と、選択的にイオン注入すること
により前記第２の導電層に欠陥を生じさせ、これを高抵
抗化して分離する工程とを有するものである。
の形成方法においては、半導体基板の表面に第１の導電
層を形成する工程と、前記第１の導電層の表面に第２の
導電層を成長する工程と、選択的にイオン注入すること
により前記第２の導電層に欠陥を生じさせ、これを高抵
抗化して分離する工程とを有するものである。
〔実施例１
以下に本発明のコンタクト電極の形成方法を、接合ゲー
ト型電界効果トランジスタの場合の実施例を図によって
説明する。
ト型電界効果トランジスタの場合の実施例を図によって
説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの図であり、主要製造工程における素子断面図である
。
めの図であり、主要製造工程における素子断面図である
。
第１図（ａ）において、半絶縁性ＧａＡｓ基板（半導体
基板）１の表面にＳｉ１イオンを加速電圧３０ＫｅＶ、
注入ドース３．６Ｘ１０”ＣＩＩ′ｌ−”で全面にイオ
ン注入してチャネル層１１を設け、耐熱ゲート金属ＷＳ
ｉのゲート電極１２（厚さ０．５ｐｍ）を形成し、ゲー
ト電極１２をマスクとしてＳｔ＋イオンを４０ＫｅＶ、
５．ＯＸ １０’ ” ａｍ−’でイオン注入して第
１導電層２を設け、ＡｓＨ，雰囲気中で８３０℃、１５
分間の熱処理をし、イオン注入層の結晶性を回復する。
基板）１の表面にＳｉ１イオンを加速電圧３０ＫｅＶ、
注入ドース３．６Ｘ１０”ＣＩＩ′ｌ−”で全面にイオ
ン注入してチャネル層１１を設け、耐熱ゲート金属ＷＳ
ｉのゲート電極１２（厚さ０．５ｐｍ）を形成し、ゲー
ト電極１２をマスクとしてＳｔ＋イオンを４０ＫｅＶ、
５．ＯＸ １０’ ” ａｍ−’でイオン注入して第
１導電層２を設け、ＡｓＨ，雰囲気中で８３０℃、１５
分間の熱処理をし、イオン注入層の結晶性を回復する。
次に第１図（ロ）に示すようにＳ ｉ Ｏ，膜を成長し
、垂直ドライ加工して側壁１４（厚さ０．３ｐｍ）を設
け、第２導電層３を厚さ２０ｎｍ成長する。この時の成
長条件は、トリメチルガリウム（ＴＭＧ） ： ＡｓＨ
，： ｌ（、Ｓ＝ ７ ： ｌ ： ０．０４のガス比
で、ｔｏｏｔ。
、垂直ドライ加工して側壁１４（厚さ０．３ｐｍ）を設
け、第２導電層３を厚さ２０ｎｍ成長する。この時の成
長条件は、トリメチルガリウム（ＴＭＧ） ： ＡｓＨ
，： ｌ（、Ｓ＝ ７ ： ｌ ： ０．０４のガス比
で、ｔｏｏｔ。
ｏｒｒに減圧して６２０℃の温度で行った。この時、ゲ
ート電極１２や側壁１４の上には第２導電層３は成長さ
れない。第１図（ｃ）において、素子領域をホトレジス
ト１５（厚さ３ ｌＩｍ）で覆い、Ｂ＋を１ｏＯＫｅＶ
、５ Ｘ １０”ａｎ−”でイオン注入し、欠陥を生じ
させてこれを高抵抗化し、素子分離を行う。その後、第
１図（イ）に示すように素子として残った第２導電層３
の上にオーム性金属ＡｕＧｅＮｉのソース電極１６とド
レイン電極１７を設けることにより、コンタクト電極が
ゲート電極直下の真性ＦＥＴ領域に接続されＭＥＳＦＥ
Ｔを完成する。
ート電極１２や側壁１４の上には第２導電層３は成長さ
れない。第１図（ｃ）において、素子領域をホトレジス
ト１５（厚さ３ ｌＩｍ）で覆い、Ｂ＋を１ｏＯＫｅＶ
、５ Ｘ １０”ａｎ−”でイオン注入し、欠陥を生じ
させてこれを高抵抗化し、素子分離を行う。その後、第
１図（イ）に示すように素子として残った第２導電層３
の上にオーム性金属ＡｕＧｅＮｉのソース電極１６とド
レイン電極１７を設けることにより、コンタクト電極が
ゲート電極直下の真性ＦＥＴ領域に接続されＭＥＳＦＥ
Ｔを完成する。
本発明の方法によれば、一部のゲート電極１２を除いて
ほぼ全面に成長するため、第２導電層３の厚さは極めて
均一であり、基板内で２００±２０ｎｍ（±１０％）の
範囲にあった。しかし、従来の方法で選択的に設けた場
合は、１７０〜３２０ｎｍと約２倍も大きく変動した。
ほぼ全面に成長するため、第２導電層３の厚さは極めて
均一であり、基板内で２００±２０ｎｍ（±１０％）の
範囲にあった。しかし、従来の方法で選択的に設けた場
合は、１７０〜３２０ｎｍと約２倍も大きく変動した。
ＭＥＳＦＥＴにおけるソース抵抗は本発明方法において
０．７〜０．８Ω柵であるが、従来法では０゜６〜０．
８Ωと変動幅が大きかった。一方、ドレイン耐圧は６〜
７Ｖであったが、従来法では４〜７Ｖとドレイン耐圧が
大きく低下する場合があった。
０．７〜０．８Ω柵であるが、従来法では０゜６〜０．
８Ωと変動幅が大きかった。一方、ドレイン耐圧は６〜
７Ｖであったが、従来法では４〜７Ｖとドレイン耐圧が
大きく低下する場合があった。
また、第２導電層３の高抵抗化は欠陥が生じればよく、
Ｂ＋以外に、Ｈ”、 Ｏ”、 Ｎ＋等のイオンを用いる
ことができる。
Ｂ＋以外に、Ｈ”、 Ｏ”、 Ｎ＋等のイオンを用いる
ことができる。
［発明の効果］
以上に説明したように本発明のコンタクト電極の形成方
法によれば、第２導電層をほぼ全面に成長するため、成
長厚さが均一になり、素子特性の均一性を向上させるこ
とができる。
法によれば、第２導電層をほぼ全面に成長するため、成
長厚さが均一になり、素子特性の均一性を向上させるこ
とができる。
第１図（ａ）〜■は本発明のコンタクト電極の形成方法
を説明するための各主要工程の素子断面図、第２図（ａ
）〜（イ）は従来のコンタクト電極の形成方法を説明す
るための各主要工程の素子断面図である。
を説明するための各主要工程の素子断面図、第２図（ａ
）〜（イ）は従来のコンタクト電極の形成方法を説明す
るための各主要工程の素子断面図である。
Claims (1)
- （１）半導体基板の表面に第１の導電層を形成する工程
と、前記第１の導電層の表面に第２の導電層を成長する
工程と、選択的にイオン注入することにより前記第２の
導電層に欠陥を生じさせ、これを高抵抗化して分離する
工程とを有することを特徴とするコンタクト電極の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19614289A JPH0360118A (ja) | 1989-07-28 | 1989-07-28 | コンタクト電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19614289A JPH0360118A (ja) | 1989-07-28 | 1989-07-28 | コンタクト電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0360118A true JPH0360118A (ja) | 1991-03-15 |
Family
ID=16352926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19614289A Pending JPH0360118A (ja) | 1989-07-28 | 1989-07-28 | コンタクト電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0360118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116334595A (zh) * | 2023-02-18 | 2023-06-27 | 阳光中科（福建）能源股份有限公司 | 一种改善perc电池片镀膜工序导电性的承舟块 |
-
1989
- 1989-07-28 JP JP19614289A patent/JPH0360118A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116334595A (zh) * | 2023-02-18 | 2023-06-27 | 阳光中科（福建）能源股份有限公司 | 一种改善perc电池片镀膜工序导电性的承舟块 |
| CN116334595B (zh) * | 2023-02-18 | 2023-11-17 | 阳光中科（福建）能源股份有限公司 | 一种改善perc电池片镀膜工序导电性的承舟块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| JPH0360118A (ja) | コンタクト電極の形成方法 | |
| JP4104891B2 (ja) | 半導体装置の製造方法 | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0212875A (ja) | 半導体装置の製造方法 | |
| JPH02292831A (ja) | 半導体装置の製造方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5957422A (ja) | 半導体装置の製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JP3164042B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS6240782A (ja) | 半導体装置の製造方法 | |
| JPS6356959A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61239673A (ja) | 半導体装置の製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JPS58147168A (ja) | 半導体装置の製造方法 | |
| JPH02234442A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS6122872B2 (ja) | ||
| JPH08167622A (ja) | 半導体装置及びその製造方法 |