JPH0360143A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0360143A JPH0360143A JP19412489A JP19412489A JPH0360143A JP H0360143 A JPH0360143 A JP H0360143A JP 19412489 A JP19412489 A JP 19412489A JP 19412489 A JP19412489 A JP 19412489A JP H0360143 A JPH0360143 A JP H0360143A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuits
- wafer
- logic
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個の論理回路を同一のウェーハ上に形成
させる半導体集積回路に関するものであり、特に繰り返
し論理回路による規則的な回路構成をとるＷＳｉに関す
る。
させる半導体集積回路に関するものであり、特に繰り返
し論理回路による規則的な回路構成をとるＷＳｉに関す
る。
従来のＷＳｉは、日経エレクトロニクス１９８７．６．
１ Ｎｏ４２２ Ｐ１４１〜Ｐ１６１「ウェーハス
ケールＬＳｉの可能性と限界」に記載のように、繰り返
し論理回路を矩形とし、該矩形論理回路間の間隔を空け
る。この論理回路間の間隔を論理回路相互の配線領域と
する様になっていた。
１ Ｎｏ４２２ Ｐ１４１〜Ｐ１６１「ウェーハス
ケールＬＳｉの可能性と限界」に記載のように、繰り返
し論理回路を矩形とし、該矩形論理回路間の間隔を空け
る。この論理回路間の間隔を論理回路相互の配線領域と
する様になっていた。
上記従来技術は、繰り返し論理回路の形状が矩形である
ため、論理回路間の間隔を空ける事なく論理回路間を接
続しようとすれば、着目論理回路の４辺に接する上下左
右の４つの論理回路としか接続出来ず、さらに多くの論
理回路との接続を行う様にするためには、論理回路間の
間隔を広げ、該空間を配線領域として複数の論理回路間
を接続することとなり論理回路の集積効率が低下する・
とともに、配線長が長くなり信号遅延が大きくなるとい
う問題があった。
ため、論理回路間の間隔を空ける事なく論理回路間を接
続しようとすれば、着目論理回路の４辺に接する上下左
右の４つの論理回路としか接続出来ず、さらに多くの論
理回路との接続を行う様にするためには、論理回路間の
間隔を広げ、該空間を配線領域として複数の論理回路間
を接続することとなり論理回路の集積効率が低下する・
とともに、配線長が長くなり信号遅延が大きくなるとい
う問題があった。
本発明の目的は、論理回路の集積効率を低下させること
なく、かつ信号遅延を大きくすることのないＷＳｉを実
現することにある。
なく、かつ信号遅延を大きくすることのないＷＳｉを実
現することにある。
上記目的は、繰り返し論理回路の形状を正六角形とし、
該正六角形の６辺に信号端子を設け、該論理回路を、論
理回路間に必要とする最小限の間隔を持って配置し、各
論理回路間の配線は隣り合う論理回路間で行うことによ
り達成される。
該正六角形の６辺に信号端子を設け、該論理回路を、論
理回路間に必要とする最小限の間隔を持って配置し、各
論理回路間の配線は隣り合う論理回路間で行うことによ
り達成される。
繰り返し配置する論理回路の形状は、同一サイズの正六
角形であるため、論理回路間の間隔は、配線による要因
がなければ間隔をとることなくウェーハ全面に集積出来
る。
角形であるため、論理回路間の間隔は、配線による要因
がなければ間隔をとることなくウェーハ全面に集積出来
る。
また、該集積回路の形状を正六角形としたことにより、
隣り合う論理回路は６個の論理回路が存在することにな
り、該６個の論理回路間の相互の配線が短くなり信号遅
延を最小限とすることが出来る。
隣り合う論理回路は６個の論理回路が存在することにな
り、該６個の論理回路間の相互の配線が短くなり信号遅
延を最小限とすることが出来る。
以下、本発明の一実施例を第１図および第２図により説
明する。
明する。
第１図は、ウェーハ１上に複数個の繰り返し論理回路２
を集積した図を示し、第２図は、第１図の隣り合う７個
の論理回路の拡大図である。尚、第１図および第２図で
示した同一番号は同一部分を示す。
を集積した図を示し、第２図は、第１図の隣り合う７個
の論理回路の拡大図である。尚、第１図および第２図で
示した同一番号は同一部分を示す。
ウェーハ１には複数個の正六角形の論理回路２を規則的
に配置し、該論理回路２間の間隔は必要最小限の間隔と
する。論理回路２の信号端子３は、論理回路２の各辺（
６辺）に設け、隣り合う論理回路２の相互の信号授受は
該信号端子３にて行う。
に配置し、該論理回路２間の間隔は必要最小限の間隔と
する。論理回路２の信号端子３は、論理回路２の各辺（
６辺）に設け、隣り合う論理回路２の相互の信号授受は
該信号端子３にて行う。
本発明によれば、論理回路２の形状を正六角形し、各辺
に信号端子を設ける構成としたことにより、ウェーハ上
に形成せしめる論理回路の集積度を低下させることなく
、隣り合う６個の論理回路間を最短接続出来るという効
果がある。
に信号端子を設ける構成としたことにより、ウェーハ上
に形成せしめる論理回路の集積度を低下させることなく
、隣り合う６個の論理回路間を最短接続出来るという効
果がある。
尚、本実施例では隣り合う論理回路間のみの信号接続で
説明したが、論理回路間の間隔を広げ、該広げた領域を
配線領域として使用することにより、隣り合う論理回路
量以外の論理回路とも信号接続できる事は明らかであり
、この場合でも従来の矩形の論理回路方式に比べ集積度
が低下することはない。
説明したが、論理回路間の間隔を広げ、該広げた領域を
配線領域として使用することにより、隣り合う論理回路
量以外の論理回路とも信号接続できる事は明らかであり
、この場合でも従来の矩形の論理回路方式に比べ集積度
が低下することはない。
本発明によれば、１つの論理回路に対して、６個の論理
回路が最短に接続出来、かつ論理回路の形状が正六角形
につき、論理回路の集積度を低下させる事なく１ウエー
ハ上に多数の論理回路を集積出来るという効果がある。
回路が最短に接続出来、かつ論理回路の形状が正六角形
につき、論理回路の集積度を低下させる事なく１ウエー
ハ上に多数の論理回路を集積出来るという効果がある。
第１図は本発明の一実施例の、ウェーハ上の論理回路の
配置図、第２図は、第１図の論理回路のうち、隣り合う
７個の論理回路の拡大図である。 １・・・ウェーハ、２・・・論理回路、３・・・信号端
子。 ４＋、揮人弁理士 １１） 川 睡 男≧＝ 宴 ！ 図 第 図
配置図、第２図は、第１図の論理回路のうち、隣り合う
７個の論理回路の拡大図である。 １・・・ウェーハ、２・・・論理回路、３・・・信号端
子。 ４＋、揮人弁理士 １１） 川 睡 男≧＝ 宴 ！ 図 第 図
Claims (1)
- １、１枚のウェーハ上に複数個の論理回路を集積するウ
ェーハスケールＬＳｉ（ＷＳｉ）において、前記論理回
路の形状を正六角形とし、該論理回路をウェーハ上に規
則的に配置し、かつ該論理回路の６辺に信号端子を設け
、該信号端子により前記論理回路間の相互を接続するこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19412489A JPH0360143A (ja) | 1989-07-28 | 1989-07-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19412489A JPH0360143A (ja) | 1989-07-28 | 1989-07-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0360143A true JPH0360143A (ja) | 1991-03-15 |
Family
ID=16319310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19412489A Pending JPH0360143A (ja) | 1989-07-28 | 1989-07-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0360143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352354A (ja) * | 1991-05-29 | 1992-12-07 | Nec Corp | Ｗｓｉチップのｌｓｉコンポーネント |
| WO2005038240A1 (ja) * | 2003-10-17 | 2005-04-28 | Nihon Computer Co., Ltd. | 半導体チップのフレキシブル経路構造 |
-
1989
- 1989-07-28 JP JP19412489A patent/JPH0360143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352354A (ja) * | 1991-05-29 | 1992-12-07 | Nec Corp | Ｗｓｉチップのｌｓｉコンポーネント |
| WO2005038240A1 (ja) * | 2003-10-17 | 2005-04-28 | Nihon Computer Co., Ltd. | 半導体チップのフレキシブル経路構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59161839A (ja) | 配線アレイチツプ | |
| JPH0360143A (ja) | 半導体集積回路 | |
| JPH0293917A (ja) | クロツク分配回路 | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JPS60121756A (ja) | 半導体集積回路装置 | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JP2679338B2 (ja) | 半導体素子の実装構造 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JPH0550143B2 (ja) | ||
| JP2555774B2 (ja) | 半導体集積回路 | |
| US5161980A (en) | Electrical interconnection of circuit devices | |
| JPH054284Y2 (ja) | ||
| JPS63241951A (ja) | 半導体集積回路の製造方法 | |
| JP2003273286A (ja) | 配線基板 | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPS61258465A (ja) | ワンチツプ・マイクロ・コンピユ−タ | |
| JPH01108742A (ja) | 半導体集積装置 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| CN117217157A (zh) | 电流镜组的共质心布局及其布局方法 | |
| JPH0244752A (ja) | ゲートアレイ方式の半導体集積回路 | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPS621244A (ja) | マスタ−スライス型半導体装置 | |
| JPS6226186B2 (ja) |