JPH0244752A - ゲートアレイ方式の半導体集積回路 - Google Patents
ゲートアレイ方式の半導体集積回路Info
- Publication number
- JPH0244752A JPH0244752A JP19556488A JP19556488A JPH0244752A JP H0244752 A JPH0244752 A JP H0244752A JP 19556488 A JP19556488 A JP 19556488A JP 19556488 A JP19556488 A JP 19556488A JP H0244752 A JPH0244752 A JP H0244752A
- Authority
- JP
- Japan
- Prior art keywords
- unit cells
- semiconductor integrated
- output circuit
- type semiconductor
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特にゲートアレイ方
式の半導体集積回路装置に関する。
式の半導体集積回路装置に関する。
従来のゲートアレイ方式の半導体集積回路において、一
つの入出力回路を構成する機能ブロックは、それ自体が
さらに小さな単位ブロックに分割できない形状を持った
最小単位から構成されていた。
つの入出力回路を構成する機能ブロックは、それ自体が
さらに小さな単位ブロックに分割できない形状を持った
最小単位から構成されていた。
上述した従来のゲートアレイ方式の半導体集積回路では
、一つの入出力回路を構成する機能ブロックが最小単位
から構成されているため、配線パターンによって入出力
回路の種類を規定するにしても、それほど多くの種類の
入出力回路を実現できないので消費電力や電気的特性に
余裕のあるものを使用するので、最適条件からずれてし
まうという欠点がある。
、一つの入出力回路を構成する機能ブロックが最小単位
から構成されているため、配線パターンによって入出力
回路の種類を規定するにしても、それほど多くの種類の
入出力回路を実現できないので消費電力や電気的特性に
余裕のあるものを使用するので、最適条件からずれてし
まうという欠点がある。
本発明のゲートアレイ方式の半導体集積回路は、内部論
理回路部及び外部入出力回路部の２つの領域が、区分さ
れて半導体チップに配置されてなるゲートアレイ方式の
半導体集積回路において、一つの前記外部入出力回路を
構成する機能ブロックは、前記内部論理回路部の単位セ
ルとは異なる複数個の規則的に配列された他の単位セル
を含むというものである。
理回路部及び外部入出力回路部の２つの領域が、区分さ
れて半導体チップに配置されてなるゲートアレイ方式の
半導体集積回路において、一つの前記外部入出力回路を
構成する機能ブロックは、前記内部論理回路部の単位セ
ルとは異なる複数個の規則的に配列された他の単位セル
を含むというものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の構成図である。
一つの外部入出力回路の機能ブロックは、パッド１１．
３個の単位セル１３−１．１３−２゜１３−３と、配線
パターン１２から構成されている。３個の単位セルは、
下地の構成が同じなので、配線パターンと単位セルの組
合せにより所定の入出力回路を構成するので、いろいろ
な組合せが可能となり多くの種類の機能ブロックを実現
することができる。
３個の単位セル１３−１．１３−２゜１３−３と、配線
パターン１２から構成されている。３個の単位セルは、
下地の構成が同じなので、配線パターンと単位セルの組
合せにより所定の入出力回路を構成するので、いろいろ
な組合せが可能となり多くの種類の機能ブロックを実現
することができる。
第２図は本発明の第２の実施例を示す構成図である。第
１の実施例と同様な二つの機能ブロックを互いにとなり
合せて配置してあり、合計６個の単位セル２３−１〜２
３−６間を配線パターン２２−１．２２−２でつなぐこ
とにより、二つの機能ブロックで一つの機能ブロックを
作ることができ、第１の実施例より更に多種類の外部入
出力回路を実現できる。
１の実施例と同様な二つの機能ブロックを互いにとなり
合せて配置してあり、合計６個の単位セル２３−１〜２
３−６間を配線パターン２２−１．２２−２でつなぐこ
とにより、二つの機能ブロックで一つの機能ブロックを
作ることができ、第１の実施例より更に多種類の外部入
出力回路を実現できる。
第３図は第３の実施例を示す構成図であり、複数の種類
の単位セルを持った場合の例を示している。単位セル３
３ （３３−１〜３３−４）３４ （３４−１〜３４−
６）、３５ （３５−１〜３５−３）は互いに異なった
三種類の単位セルである。更に一層多種類の外部入出力
回路を実現できる。
の単位セルを持った場合の例を示している。単位セル３
３ （３３−１〜３３−４）３４ （３４−１〜３４−
６）、３５ （３５−１〜３５−３）は互いに異なった
三種類の単位セルである。更に一層多種類の外部入出力
回路を実現できる。
以上説明したように、本発明は外部入出力回路部の一つ
の機能ブロックの中に複数の単位セルを持つことにより
、その単位セル上にいろいろな配線パターンをおき、そ
の組み合わせにより、いろいろな種類の機能ブロックを
構成できるので、ゲートアレイ方式の半導体集積回路の
消費電力や電気的特性を改善できる効果がある。
の機能ブロックの中に複数の単位セルを持つことにより
、その単位セル上にいろいろな配線パターンをおき、そ
の組み合わせにより、いろいろな種類の機能ブロックを
構成できるので、ゲートアレイ方式の半導体集積回路の
消費電力や電気的特性を改善できる効果がある。
第１図ないし第３図はそれぞれ本発明の第１ないし第３
の実施例を示す構成図である。 １１．２１−１．２１−２．３１・・・パッド、１２．
２１−１．２２−２・・・配線パターン、１３１〜１３
−３．２３−１〜２３−６．３３−１〜３３−４．３４
−１〜３４−６．３５−１〜３５−３・・・単位セル。
の実施例を示す構成図である。 １１．２１−１．２１−２．３１・・・パッド、１２．
２１−１．２２−２・・・配線パターン、１３１〜１３
−３．２３−１〜２３−６．３３−１〜３３−４．３４
−１〜３４−６．３５−１〜３５−３・・・単位セル。
Claims (1)
- 内部論理回路部及び外部入出力回路部の２つの領域が、
区分されて半導体チップに配置されてなるゲートアレイ
方式の半導体集積回路において、一つの前記外部入出力
回路を構成する機能ブロックは、前記内部論理回路部の
単位セルとは異なる複数個の規則的に配列された他の単
位セルを含むことを特徴とするゲートアレイ方式の半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556488A JPH0244752A (ja) | 1988-08-04 | 1988-08-04 | ゲートアレイ方式の半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556488A JPH0244752A (ja) | 1988-08-04 | 1988-08-04 | ゲートアレイ方式の半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244752A true JPH0244752A (ja) | 1990-02-14 |
Family
ID=16343218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19556488A Pending JPH0244752A (ja) | 1988-08-04 | 1988-08-04 | ゲートアレイ方式の半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244752A (ja) |
-
1988
- 1988-08-04 JP JP19556488A patent/JPH0244752A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161662A (en) | Standardized digital logic chip | |
| JPH0282552A (ja) | 半導体集積回路 | |
| KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
| JPH03138972A (ja) | 集積回路装置 | |
| JPS61202451A (ja) | 半導体集積回路の配線構体 | |
| JPH0244752A (ja) | ゲートアレイ方式の半導体集積回路 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JPH023279A (ja) | 相補型ｍｉｓマスタスライスｌｓｉの基本セル | |
| JPH04127556A (ja) | 半導体集積回路 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JPH0360143A (ja) | 半導体集積回路 | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPS621244A (ja) | マスタ−スライス型半導体装置 | |
| JPH03155669A (ja) | ゲートアレイ装置 | |
| JPH0485879A (ja) | ゲートアレイ | |
| JPS5914647A (ja) | マスタ−スライス半導体装置 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH05267624A (ja) | 半導体集積回路装置 | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPS62217630A (ja) | 半導体集積回路 | |
| JPH04258164A (ja) | マスタースライス方式半導体集積回路 | |
| JPS6233441A (ja) | 半導体集積回路 | |
| JPH04147675A (ja) | マスタースライス式半導体集積回路装置 |