JPH0362036B2 - - Google Patents

Info

Publication number
JPH0362036B2
JPH0362036B2 JP58126825A JP12682583A JPH0362036B2 JP H0362036 B2 JPH0362036 B2 JP H0362036B2 JP 58126825 A JP58126825 A JP 58126825A JP 12682583 A JP12682583 A JP 12682583A JP H0362036 B2 JPH0362036 B2 JP H0362036B2
Authority
JP
Japan
Prior art keywords
copper
manufacturing
aluminum
laminate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58126825A
Other languages
English (en)
Other versions
JPS5927592A (ja
Inventor
Pii Makumonaguru Rojaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of JPS5927592A publication Critical patent/JPS5927592A/ja
Publication of JPH0362036B2 publication Critical patent/JPH0362036B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、マイクロ波周波数帯で使用するに好
適な回路基板に関し、更に詳細に云えば、本発明
は、銅層とアルミニウム層との間に挾まれたプラ
スチツクフイルムを含む積層体にスルーホール接
続を有するマイクロウエーブ回路基板及びその製
造法に関する。
本発明は、マイクロ波周波数帯で電気信号を伝
送する為の回路基板の製造に特に有用である。マ
イクロ波周波数帯で使用する回路基板は、ヒート
シンク作用としても用いられるように、通常は比
較的厚いアルミニウムの板又は層を備えている。
誘電的及び機械的な諸特性を選択したプラスチツ
ク材料層がそのアルミニウム層の一方面に接着的
に接合され、また、この回路基板積層体は、その
誘電体フイルム、すなわちプラスチツク層の露出
面に接合された銅箔層を備えている。このような
誘電体フイルムは、例えば、ポリテトラフルオロ
エチレン(PTFE)か又は繊維強化PTFEからな
る。誘電体材料を比較的厚い下部アルミニウム層
と比較的薄い上部銅箔層との間に挾み込むように
した積層体は、回路基板の準備体又は中間構造体
とみることができる。
このような回路基板には、銅箔層に形成された
回路部分と接地面の一部を形成するアルミニウム
板との間に電気的接続を形成する必要がある。こ
のような接続は、積層体にスルーホールを介して
設けるのが好ましい。斯かるスルーホール接続を
信頼性及びコスト効果手法で設けることは、この
種の分野で積年の課題である。スルーホール接続
を無電解銅メツキで行なうのが最も望ましい。し
かし、離間した銅及びアルミニウムの両要素間に
無電解メツキで簡単に電路を形成することは不可
能である。アルミニウム上にメツキするには、所
要の付着を得るような特殊の処理を要することが
この種分野で周知である。
アルミニウム上にメツキする目的で二つの基本
的な手法が提案されている。これら二つの手法は
亜鉛酸塩法であつて、先ず、薄い亜鉛層をアルミ
ニウム基材上に設けると共に、次いでこの亜鉛層
上に他の金属を設け、そして、多孔質の陽極化コ
ーテイングを施してこのコーテイング上に次いで
金属をメツキするという陽極化工程を含むもので
ある。実施の比較的容易性と比較的低コスト性に
よつて、この亜鉛酸塩法は一般に広く適用される
手法である。しかし、この手法は、アルミニウム
の表面条件に極めて敏感であるので、亜鉛酸塩の
前洗浄処理及びエツチング処理に時間を要すると
いう欠点がある。更に、亜鉛は半田付け時に溶融
し、半田と混合して高い抵抗を形成するか又は不
完全な接続となるので、アルミニウム部材に亜鉛
を被着させることは一般的に得策とは考えられな
い。このような事項は、亜鉛に代えて用いられる
場合のあるカドニウムについても同様に云えるこ
とである。
銅は陽極化コートをアルミニウム面に形成させ
ることを阻害するか化学的に侵すので使用に適し
ないと通常考えられる為、陽極処理法はマイクロ
ウエーブ回路基板の製造には用いられていない。
従つて、従来技術においてマイクロウエーブ回
路基板積層体のアルミニウム及び銅の両層間にス
ルーホール接続を行なう必要があり、かつ、亜鉛
酸塩法を適用できないような事態に直面した場合
には、アルミニウムに直ちにか、又は予めクロム
酸塩転換コートを施したアルミニウム上に銅又は
ニツケルを設けるという信頼性のない手段にたよ
るものであつた。周知の如く、このような方法
は、アルミニウム基材金属に対する結合強度の低
い貧弱な品質のメツキ金属コートを形成するもの
である。従つて、このような低質のコートを例え
ば121.1℃(250〓)で一時間さらすか又は60/40
のすず・鉛溶融半田中に浸漬するなど高温に置く
と、このようなコートは損傷を受けてしまう。
本発明は、メツキスルーホールを有する新規な
マイクロウエーブ回路基板積層体及びその製造法
を提供することにより、従来の上記問題及びその
他の欠点、不利益を解消するものである。
本発明による物及び方法は、導電化スルーホー
ルを備えたマイクロウエーブ回路基板を含むもの
である。本発明は、誘電体材料シートの一方面に
薄い銅層を有し、またその他方面に厚いアルミニ
ウム層を有するような積層体で着手する。各スル
ーホールは予め決定したパターンで積層体に穿設
される。アルミニウムの全露出面(アルミニウム
層とそれを貫通するスルーホール内周壁)には、
多孔質のアルミニウム酸化被膜を形成するように
慎重に制御された工程で陽極処理を施される。こ
の陽極処理によつて、誘導体上の薄い銅層は、ア
ルミニウムと電気的に絶縁される。次に、全ての
アルミニウム酸化被膜上に導電性材料からなる層
が電気メツキされる。続いて、誘電体内の各穴の
内周壁を処理して“ぬれ”となるようにナトリウ
ム又はプラズマエツチングをこの積層体に施す。
そして、全ての露出電気メツキ金属領域と薄い元
の銅層と及び全てのスルーホール面とを含むこの
積層体の全露出面には、完全な金属被膜を形成す
るように無電解メツキが施される。その後、回路
パターンと接地面になる(アルミニウム上の)他
の銅面との間に導通接触を形成するメツキされた
スルーホールを有するマイクロウエーブ回路パタ
ーンが薄い銅層を本来的に備えている面に形成さ
れる。
本発明を図示により説明すると、図において、
第2図2A〜2Eは、種々の金属被膜を図示の目
的で表わしたものであつて、現実のものとの寸法
又は比例する大きさを示すものではない。
本発明の好ましい実施例によれば、マイクロウ
エーブ回路基板は、繊維強化ポリテトラフルオロ
エチレン・シート14の両面に銅箔10とアルミ
ニウム板12とを接合してなる準備又は中間積層
体から製造される(第2図2A参照)。例えば、
このような積層体は、アメリカ合衆国、コネチカ
ツト州、ロジヤースのロジヤース・コーポレーシ
ヨンから入手可能な“RT/ジユロイド”5870又
は5880で構成される。一実施例において、銅箔は
0.0356mm(0.0014インチ)の厚さであり、絶縁材
料シートは1.524mm(0.060インチ)の厚さであ
り、また、アルミニウム層は1.651mm(0.065イン
チ)の厚さであつてこれは6061−T6型アルミニ
ウムからなる。
このような初期積層体の形成後(工程A)、マ
イクロウエーブ回路基板を製造する次の工程(工
程B)は、積層体を貫通する所要の寸法及び位置
にスルーホール16を穿設することからなる(第
2図2B参照)。各穿設孔は必要に応じて次いで
バリ取りされる。次に、この積層体は洗浄され
る。洗浄処理は、アルミニウム及び銅の双方に中
立な洗浄液を用いて速やかに行なわれる。この洗
浄工程は、積層体の脱脂処理及び通常のよごれや
指紋等を除去する目的のものである。
洗浄した積層体は、次に、本発明の一実施例で
は、85%オルトリン酸H3PO4の30重量%からな
る陽極処理水溶液に浸漬される。すべての露出ア
ルミニウム面(すなわち、本来的に露出している
すべてのアルミニウム面及びアルミニウム層を貫
通する各スルーホールの内壁)は、慎重に制御さ
れた方法によつて陽極処理を施され(工程C)、
この場合、アルミニウム面には再使用できるチタ
ニウムクリツプを電気的に接触させるようにして
いる。このクリツプは積層体の銅側と電気的に絶
縁されるように十分な注意が払われる。この予防
策を損ねると、積層体から銅がエツチングされる
ようになつてアルミニウム上には陽極被膜が形成
されなくなる。陽極処理工程での溶液温度は、
40.6℃〜47.8℃(105〓〜118〓)の範囲、好まし
くは43.3℃(110〓)に維持される。一実施例に
おいて、溶液温度が43.3℃(110〓)の場合、陽
極電流密度は26.91mA/cm2(25A/ft2)であつ
て、この陽極処理は5分間継続された。陽極処理
中、アルミニウム表面、特にスルーホール穿設孔
の内壁に生じる酸素あわが完全な陽極処理化の妨
げとならないように、この溶液は適度に撹拌され
る。本発明の実施例で形成された酸化被膜は、
0.0155〜0.310mg/cm2(0.1〜2.0mg/in2)の範囲の
被膜量であつた。
陽極処理工程に続いて、この基材は典型的には
洗浄水中で洗浄することによつてすすがれる。
本発明法の次の工程(工程D)は、陽極処理工
程(第2図2C参照)で形成されたアルミニウム
酸化被膜上に銅被膜18又はその他のニツケル等
の導電性金属からなる被膜の電解メツキ処理を含
む。電解銅メツキ処理の場合、この基材はアルミ
ニウム酸化被膜が付着銅膜で被覆されるまで硫酸
銅CuSO4溶液に浸漬される。陽極処理工程での注
意深い制御により形成されたアルミニウム酸化被
膜の有孔性によつて、この酸化被膜上に電解メツ
キされる銅には細孔が入り込むようになり、これ
によつてアルミニウム基材金属上にメツキされる
ものと考えられている。いずれにしても、メツキ
銅は酸化被膜に強固に被着されてアルミニウムと
電気的に接合されるので、基材金属に対する電気
的接続が銅メツキとの電気的接触により形成され
ることとなる。一実施例において、カツパー・グ
リームPCMの商品名で市販されているアメリカ
合衆国、ニユーヨーク州、フリーポートのリー・
ロナール社から入手される硫酸銅−硫酸溶液で銅
がメツキされた。他の実施例において、ニツケル
メツキが銅の代りに施され、この場合には
(NH2SO3H)2Ni溶液を使用した。このメツキ金
属は、マイクロウエーブ回路基板の接地面として
寄与する。
アルミニウム基材金属と信頼性の高い電気的接
合がなされる被膜を得るためには、この積層体を
メツキ処理槽に挿入した際に直流電力を加えるの
が特に重要であることが分つた。銅メツキ処理工
程の典型的なパラメータは次のとおりである。
溶液温度=21.1℃〜32.2℃(70〓〜90
〓) 陰極電流=21.53〜43.06mA/cm2(20〜
40A/ft2) 陽極−陰極領域比=1:1〜2:1 浄化空気で溶液撹拌(あわ立て処理) 銅及びニツケルの双方とも、メツキ厚さは
0.00508〜0.01016mm(0.0002〜0.0004インチ)の
範囲である。
電解メツキ処理工程後、この構造体は誘電体の
全ての露出面、特に各スルーホールの内壁を変化
させるようにナトリウム又はプラズマエツチング
に付される(工程E)。この処理は各スルーホー
ルの内壁をぬらすように、すなわち、水をベース
とする材料を受容するか又はこの材料となじむよ
うにする為のものである。
エツチング処理後、上記積層体は触媒処理浴
(パラジウム塩)で洗浄される。次いで、この構
造体は元の銅箔、(元のアルミニウム上の)銅板
及び各スルーホールの内壁上に連続的な銅(又は
ニツケル)被膜20を形成するように無電解銅
(又はニツケル)メツキが施される(第2図2D
及び同図のE−E線部分断面図である第2図2E
参照)。各スルーホールの内壁に施される銅(又
はニツケル)無電解メツキは、アルミニウム基材
金属にメツキした銅を通して、薄い銅箔と銅メツ
キ被膜との間に穿孔スルーホールを介して電路を
形成する。これによりマイクロウエーブ回路基板
構造体は完成されるので、次にその上に回路パタ
ーンを形成する為の準備がなされる。
上記回路基板構造体が完成されたら、本来の薄
い銅箔を含む面上に一以上のマイクロウエーブ回
路パターンが形成される。この回路パターンの一
部は、必要ならば、上記の導電被膜されたスルー
ホールによつて接地面と接続できる。
当業者に明白なとおり、銅層の電気的特性又は
半田付け性或いはその双方を改善する目的で、例
えば銅半田又は銅−ニツケル−金等の付加金属を
設けるようにすること、若しくは回路パターンを
形成する為に化学エツチング作用の耐性となる金
属層を設けるようにすること等は、本発明の予期
するところのものであることが分る。
以上、好ましい実施例について説明したが、本
発明の要旨を逸脱することなく、種々の改変又は
置替えをなし得る。従つて、本発明は図示によつ
て説明されているがそれに制約されないことが分
る。
【図面の簡単な説明】
第1図は本発明の基本的な製造工程図、第2図
2A〜2Eは本発明の各工程での回路基板におけ
る概念的な断面図である。 10…銅箔、12…アルミニウム板、14…
PTFEシート、16…スルーホール、18…銅被
膜、20…無電解銅メツキ被膜。

Claims (1)

  1. 【特許請求の範囲】 1 アルミニウムと銅とを誘電体材料で電気的に
    絶縁した積層体に少なくとも一個のスルーホール
    を形成し、このスルーホールを含むアルミニウム
    層の露出領域にオルトリン酸液中で陽極処理を施
    した後、アルミニウム上の陽極被膜に導電性金属
    を電解メツキ処理し、上記誘電体材料の露出領域
    をエツチング処理し、次いでこの積層体の全ての
    露出面上に導電性金属を無電解メツキ処理する各
    工程を含み、上記誘電体材料を銅及びアルミニウ
    ムの両層間に挾んだ積層体からマイクロウエーブ
    回路基板を製造する方法。 2 前記陽極処理工程が、アルミニウム層に対す
    る電気的接触を銅層と電気的に絶縁したチタニウ
    ム接触子手段で行なわれる特許請求の範囲1の製
    造法。 3 前記電解メツキ工程が、陽極処理した積層体
    を硫酸銅を含むメツキ槽に浸漬してメツキ装置の
    陽極及び陰極と電流源との電気的接触を形成する
    ようにされる特許請求の範囲2の製造法。 4 前記陽極処理工程が、オルトリン酸温度を
    40.6℃〜47.8℃の範囲に維持することを含む特許
    請求の範囲1の製造法。 5 前記陽極処理工程が、オルトリン酸温度を
    40.6℃〜47.8℃の範囲に維持することを含む特許
    請求の範囲2の製造法。 6 前記陽極処理工程が、オルトリン酸温度を
    40.6℃〜47.8℃の範囲に維持することを含む特許
    請求の範囲3の製造法。 7 前記陽極処理工程が、0.0155〜0.310mg/cm2
    の範囲に酸化被膜が形成されるまで継続される特
    許請求の範囲1の製造法。 8 前記陽極処理工程が、0.0155〜0.310mg/cm2
    の範囲に酸化被膜が形成されるまで継続される特
    許請求の範囲6の製造法。 9 銅又はニツケルを含む電解メツキ工程が、 溶液温度=21.1℃〜32.2℃ 陰極電流=21.53〜43.06mA/cm2 陽極−陰極領域比=1:1〜2:1 時 間=10〜20分 浄化空気による溶液撹拌 の条件で行なわれる特許請求の範囲1の製造法。 10 前記電解メツキ工程が、浸漬する前に電力
    が加えられた電解メツキ槽に積層体を浸漬するこ
    とを含む特許請求の範囲1の製造法。 11 銅又はニツケルを含む電解メツキ工程が、 溶液温度=21.1℃〜32.2℃ 陰極電流=21.53〜43.06mA/cm2 陽極−陰極領域比=1:1〜2:1 時 間=10〜20分 浄化空気による溶液撹拌 の条件で行なわれる特許請求の範囲10の製造
    法。 12 第一の比較的厚いアルミニウム層と第二の
    比較的薄い銅層との間に誘電体材料を挾んだ積層
    体を有し、該積層体に設けた少なくとも一個のス
    ルーホールを有し、上記アルミニウム層の全ての
    外面又は露出面に電解メツキされた導電性金属被
    膜を備え、上記アルミニウム層の全ての外面又は
    露出面には上記導電性金属の電解メツキ被膜を設
    ける前に陽極処理が施されており、上記比較的薄
    い銅層、電解メツキ銅及び誘電体材料並びにそれ
    らを通る上記スルーホール内壁部を含む全ての外
    面又は露出面に導電性無電解メツキ金属被膜を備
    えてなるマイクロウエーブ回路基板。 13 前記導電性電解メツキ被膜が銅又はニツケ
    ルである特許請求の範囲12の回路基板。 14 前記導電性無電解メツキ被膜が銅又はニツ
    ケルである特許請求の範囲13の回路基板。
JP58126825A 1982-07-12 1983-07-12 マイクロウエ−ブ回路基板及びその製造法 Granted JPS5927592A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/397,546 US4525247A (en) 1982-07-12 1982-07-12 Microwave circuit boards and method of manufacture thereof
US397546 1999-09-16

Publications (2)

Publication Number Publication Date
JPS5927592A JPS5927592A (ja) 1984-02-14
JPH0362036B2 true JPH0362036B2 (ja) 1991-09-24

Family

ID=23571625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58126825A Granted JPS5927592A (ja) 1982-07-12 1983-07-12 マイクロウエ−ブ回路基板及びその製造法

Country Status (7)

Country Link
US (1) US4525247A (ja)
JP (1) JPS5927592A (ja)
CA (1) CA1204518A (ja)
DE (1) DE3325133A1 (ja)
FR (1) FR2530083B1 (ja)
GB (1) GB2123616B (ja)
IT (1) IT1163752B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
GB2176942A (en) * 1983-11-10 1987-01-07 Donald Fort Sullivan Making printed circuit boards
HU191139B (en) * 1984-05-23 1987-01-28 Mta Koezponti Fizikai Kutato Intezete,Hu Method and arrangement for increasinf reliability of metallization of holes at manufacturing printed circuits
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
CA1341327C (en) * 1989-09-05 2001-12-18 Dan Fern Methods for depositing finish coatings on substrates of anodisable metals and the products thereof
JP2787801B2 (ja) * 1994-03-10 1998-08-20 日本蓄電器工業株式会社 電解コンデンサ用アルミニウム電極箔のエッチング方法
US5938455A (en) * 1996-05-15 1999-08-17 Ford Motor Company Three-dimensional molded circuit board having interlocking connections
US6884393B2 (en) * 2001-07-13 2005-04-26 Ethicon, Inc. Surface treatment of aluminum alloys to improve sterilization process compatibility
US6973719B1 (en) * 2003-05-16 2005-12-13 Patel Rati M Method of making a thermal management for a circuit board panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB440608A (en) * 1934-05-07 1936-01-02 Siemens Ag Process for producing galvanic coatings on aluminium and its alloys
DE1591581C3 (de) * 1967-10-12 1975-10-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Mikrowellen-Schattkreis in Triplate-Technik
CH519585A (de) * 1968-04-01 1972-02-29 Siemens Ag Berlin Westberlin U Verfahren zum galvanischen Abscheiden von Metallüberzügen auf Aluminium und Aluminiumlegierungen
US3915811A (en) * 1974-10-16 1975-10-28 Oxy Metal Industries Corp Method and composition for electroplating aluminum alloys
DK154600C (da) * 1974-11-07 1989-04-17 Kollmorgen Tech Corp Fremgangsmaade til forbehandling af kredsloebspladerpaa formstofbasis.
JPS556833A (en) * 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
DE3114061C2 (de) * 1981-04-07 1984-04-12 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zur Herstellung von durchkontaktierten gedruckten Schaltungen
JPS5932915B2 (ja) * 1981-07-25 1984-08-11 「弐」夫 甲斐 スル−ホ−ルを有する配線基板製造方法

Also Published As

Publication number Publication date
CA1204518A (en) 1986-05-13
FR2530083B1 (fr) 1986-11-28
GB2123616B (en) 1985-09-25
GB8318816D0 (en) 1983-08-10
IT8322002A0 (it) 1983-07-11
JPS5927592A (ja) 1984-02-14
FR2530083A1 (fr) 1984-01-13
DE3325133A1 (de) 1984-01-12
US4525247A (en) 1985-06-25
GB2123616A (en) 1984-02-01
IT1163752B (it) 1987-04-08

Similar Documents

Publication Publication Date Title
US4633035A (en) Microwave circuit boards
US5108553A (en) G-tab manufacturing process and the product produced thereby
US4969979A (en) Direct electroplating of through holes
JP3594894B2 (ja) ビアフィリングめっき方法
EP0177686B1 (en) Process for bonding metals to electrophoretically deposited coatings, and printed circuit with plated through holes produced thereby
EP0215557B1 (en) Copper-chromium-polyimide composite
WO1987003915A1 (en) A process and apparatus for electroplating copper foil
US5065228A (en) G-TAB having particular through hole
JPH06318783A (ja) 多層回路基板の製造方法
US4525247A (en) Microwave circuit boards and method of manufacture thereof
JPH0512878B2 (ja)
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
US4976808A (en) Process for removing a polyimide resin by dissolution
US4968398A (en) Process for the electrolytic removal of polyimide resins
JPH0332094A (ja) 印刷回路板の製造方法
JPS5921392B2 (ja) プリント回路用銅箔の製造方法
EP0417880B1 (en) Process for treating surface of copper foil
JPH0261160B2 (ja)
JPH0469838B2 (ja)
JPH05243699A (ja) モジュール用基板及びその製造方法
US3433719A (en) Plating process for printed circuit boards
JPH07157882A (ja) 熱硬化性樹脂のメッキ方法
JPS61148900A (ja) 電着層付アルミニウム
WO1991018489A1 (en) Gtab manufacturing process and the product produced thereby
JP2922589B2 (ja) 多層回路基板の製造方法