JPH0363224B2 - - Google Patents
Info
- Publication number
- JPH0363224B2 JPH0363224B2 JP56197842A JP19784281A JPH0363224B2 JP H0363224 B2 JPH0363224 B2 JP H0363224B2 JP 56197842 A JP56197842 A JP 56197842A JP 19784281 A JP19784281 A JP 19784281A JP H0363224 B2 JPH0363224 B2 JP H0363224B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- melting point
- heat treatment
- film
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に金属とシリコ
ンとのオーミツク接触を有する半導体装置に関す
る。
ンとのオーミツク接触を有する半導体装置に関す
る。
近年集積回路の高密度化が進むにつれて、
MOS（Metal Oxide Semiconductor）型の集積
回路中のゲート電極配線や電極等の素材として広
く用いられるようになつたものに、不純物添加多
結晶シリコンがある。しかしながら、この不純物
添加多結晶シリコンは、比抵抗が約１ｍΩ・cmと
高く、集積回路の高密度化が進むにつれて、その
配線抵抗が無視できない事態になつてきた。特に
高密度の応答が困難になる点が問題である。この
ため、最近ではモリブデン等の高融点金属をゲー
ト電極等の配線として用いることにより、抵抗を
下げかつ安定な半導体装置を得ようとする考えが
注目されている。このモリブデン等の高融点金属
は、比抵抗が約10μΩ・cmと、不純物添加多結晶
シリコンに比して、約２桁も小さく、このため配
線抵抗は十分に無視できる程小さくなる。また結
晶粒径も小さく、微細加工性に優れており、高密
度集積回路等の配線材料として多結晶シリコンに
とつて代るべき素材であると考えられる。
MOS（Metal Oxide Semiconductor）型の集積
回路中のゲート電極配線や電極等の素材として広
く用いられるようになつたものに、不純物添加多
結晶シリコンがある。しかしながら、この不純物
添加多結晶シリコンは、比抵抗が約１ｍΩ・cmと
高く、集積回路の高密度化が進むにつれて、その
配線抵抗が無視できない事態になつてきた。特に
高密度の応答が困難になる点が問題である。この
ため、最近ではモリブデン等の高融点金属をゲー
ト電極等の配線として用いることにより、抵抗を
下げかつ安定な半導体装置を得ようとする考えが
注目されている。このモリブデン等の高融点金属
は、比抵抗が約10μΩ・cmと、不純物添加多結晶
シリコンに比して、約２桁も小さく、このため配
線抵抗は十分に無視できる程小さくなる。また結
晶粒径も小さく、微細加工性に優れており、高密
度集積回路等の配線材料として多結晶シリコンに
とつて代るべき素材であると考えられる。
従来の高融点金属たとえばモリブデンゲート電
極として用いたMOS型スタテイツク・メモリ等
の半導体装置に於てはメモリ・セル領域を微小に
するために、ゲート電極の一部が、MOSトラン
ジスタのソースまたはドレイン等のシリコン（以
下Siと記す）上の拡散層領域と直接オーミツク接
触するいわゆるダイレクトコンタクトと称する領
域が存在する。第１図ａに示すような回路中の
MOSトランジスタ１０がその例である。第１図
ａのMOSトランジスタ１０の断面図は、第１図
ｂのようになつており、高融点金属をゲート電極
として用いた場合、通常はソースとなる領域１を
形成後、ゲート電極２を形成して、その後イオン
注入法によりドレインとなる領域３に不純物注入
を行う。その後、ドレイン領域の活性化を行うた
めに、1000℃程度の高温熱処理工程が必要であ
る。この際ソースとなる領域１とゲート電極２と
の接触が高温熱処理に対して、安定で良好なオー
ミツク接触が保存される必要がある。
極として用いたMOS型スタテイツク・メモリ等
の半導体装置に於てはメモリ・セル領域を微小に
するために、ゲート電極の一部が、MOSトラン
ジスタのソースまたはドレイン等のシリコン（以
下Siと記す）上の拡散層領域と直接オーミツク接
触するいわゆるダイレクトコンタクトと称する領
域が存在する。第１図ａに示すような回路中の
MOSトランジスタ１０がその例である。第１図
ａのMOSトランジスタ１０の断面図は、第１図
ｂのようになつており、高融点金属をゲート電極
として用いた場合、通常はソースとなる領域１を
形成後、ゲート電極２を形成して、その後イオン
注入法によりドレインとなる領域３に不純物注入
を行う。その後、ドレイン領域の活性化を行うた
めに、1000℃程度の高温熱処理工程が必要であ
る。この際ソースとなる領域１とゲート電極２と
の接触が高温熱処理に対して、安定で良好なオー
ミツク接触が保存される必要がある。
尚第１図ｂにおいて、ソース領域はゲート電極
２と接続されており、このゲート電極２は絶縁膜
２３で覆われ、ドレイン領域には電極２４が設け
られている。また、ゲート電極２下は、絶縁層２
６を介して、チヤンネル領域となるシリコン基板
２５となつている。
２と接続されており、このゲート電極２は絶縁膜
２３で覆われ、ドレイン領域には電極２４が設け
られている。また、ゲート電極２下は、絶縁層２
６を介して、チヤンネル領域となるシリコン基板
２５となつている。
ところで、一般に高融点金属は、Siとの600℃
程度の比較的低温の熱処理により、いわゆるシリ
サイド反応と呼ばれるSiとの化合物形成反応を生
じ、高融点金属シリサイドが形成される。また、
1000℃程度の高温では、この反応は極めて激し
く、配線として3000Å程度の膜厚の高融点金属を
用いている場合、約２倍の6000Åのシリサイドが
形成され著しい体積変化のために、コンタクト孔
部分と絶縁膜部分とで断切れが生じたり、また大
きな応力のために電極が剥れたり、シリコン基板
に無数の欠陥を作つたりする。その結果、接触抵
抗が極めて大きくなつたり、回路がオープンにな
つたりするため、このようなダイレクトコンタク
トをもつ半導体装置に高融点金属を配線材料とし
て用いる上での大きな障害となつている。
程度の比較的低温の熱処理により、いわゆるシリ
サイド反応と呼ばれるSiとの化合物形成反応を生
じ、高融点金属シリサイドが形成される。また、
1000℃程度の高温では、この反応は極めて激し
く、配線として3000Å程度の膜厚の高融点金属を
用いている場合、約２倍の6000Åのシリサイドが
形成され著しい体積変化のために、コンタクト孔
部分と絶縁膜部分とで断切れが生じたり、また大
きな応力のために電極が剥れたり、シリコン基板
に無数の欠陥を作つたりする。その結果、接触抵
抗が極めて大きくなつたり、回路がオープンにな
つたりするため、このようなダイレクトコンタク
トをもつ半導体装置に高融点金属を配線材料とし
て用いる上での大きな障害となつている。
本発明の目的は、特に1000℃程度の高温熱処理
後も安定で良好なオーミツク接触を与える電極構
造を有する半導体装置を提供することにある。
後も安定で良好なオーミツク接触を与える電極構
造を有する半導体装置を提供することにある。
本発明によれば、Siと接触する部分に特に500
Å程度の厚さのシリサイド層を形成し、その上に
高融点金属窒化物層を形成した２層電極構造、又
は必要に応じてその構造上にさらに高融点金属層
を形成した多層電極構造を有する半導体装置が得
られる。
Å程度の厚さのシリサイド層を形成し、その上に
高融点金属窒化物層を形成した２層電極構造、又
は必要に応じてその構造上にさらに高融点金属層
を形成した多層電極構造を有する半導体装置が得
られる。
本発明は、次のような２つの知見に基づいて従
来の問題点を解決している。その１つは、高融点
金属の窒化物は1000℃程度の高温熱処理によつて
もSiと殆んど反応が起きず、シリサイド反応のバ
リヤとなるということである。また他の１つは、
オーミツク接触部分の抵抗を小さくするためには
シリサイド層がSiと高融点金属窒化物層の間にあ
る方が望ましいが、このシリサイド層が厚い場合
には高温熱処理後のストレスのために基板に欠陥
をつくつたり、あるいは剥がれが生じたりするた
めに、結局100Åから1000Å程度の厚さが特に望
ましいということである。ここで、モリブデン
（以下Moと記す）やタングステン（以下Ｗと記
す）等の高融点金属とSiの反応は、反応生成物が
時間に比例するような反応律速であり、貴金属
（金，銀）やニツケル（Ni）のようにSiとの反応
が拡散律速で律速されているようなものとは、反
応の機構が本質的に異なつている。
来の問題点を解決している。その１つは、高融点
金属の窒化物は1000℃程度の高温熱処理によつて
もSiと殆んど反応が起きず、シリサイド反応のバ
リヤとなるということである。また他の１つは、
オーミツク接触部分の抵抗を小さくするためには
シリサイド層がSiと高融点金属窒化物層の間にあ
る方が望ましいが、このシリサイド層が厚い場合
には高温熱処理後のストレスのために基板に欠陥
をつくつたり、あるいは剥がれが生じたりするた
めに、結局100Åから1000Å程度の厚さが特に望
ましいということである。ここで、モリブデン
（以下Moと記す）やタングステン（以下Ｗと記
す）等の高融点金属とSiの反応は、反応生成物が
時間に比例するような反応律速であり、貴金属
（金，銀）やニツケル（Ni）のようにSiとの反応
が拡散律速で律速されているようなものとは、反
応の機構が本質的に異なつている。
以下本発明を図面を参照しながら詳細に説明す
る。
る。
第２図ａにおいて、Ｐ型のSi基板１１上に3000
Åの熱酸化膜１２を形成し、次に拡散領域となる
べき部分を部分的に開孔し、その上に400Å程度
の熱酸化膜１３を形成する。その後この400Åの
酸化膜１３を通してイオン注入法でヒ素イオン
（AS+）を100Kev5×1015cm-2で、Si基板１１中に
注入し、1000℃20分の窒素中での熱処理により、
ヒ素イオンを活性化し、n+拡散層１４を形成す
る。
Åの熱酸化膜１２を形成し、次に拡散領域となる
べき部分を部分的に開孔し、その上に400Å程度
の熱酸化膜１３を形成する。その後この400Åの
酸化膜１３を通してイオン注入法でヒ素イオン
（AS+）を100Kev5×1015cm-2で、Si基板１１中に
注入し、1000℃20分の窒素中での熱処理により、
ヒ素イオンを活性化し、n+拡散層１４を形成す
る。
その後、第２図ｂに示すように、コンタクト孔
１５を開孔し、スパツタ法により第１のモリプデ
ン膜１６を約300Å形成し、その後反応性スパツ
タ法により窒化チタン（TiN）膜１７を約1000
Å形成し、さらに第２のモリプデン膜１８を1500
Å形成する。この第３層目のモリプデン膜１８は
配線抵抗を下げるために形成したもので、ここに
TiN膜を2500Å形成してもよい。このようにし
て形成されたn+拡散層１４上の電極は、Mo
（1500Å）／TiN（1000Å）／Mo（300Å）となつ
ている。第１層目の300Å厚のMoは、その後の
トランジスタ製造過程により1000℃程度の高温熱
処理を高温処理を受け、最終的にはMo（1500
Å）／TiN（1000Å）／MoSi2（600Å）となる。
これが第２図ｃであり、n+拡散層１４と接触す
る部分はモリブデン・シリサイド（MoSi2）膜１
９となる。
１５を開孔し、スパツタ法により第１のモリプデ
ン膜１６を約300Å形成し、その後反応性スパツ
タ法により窒化チタン（TiN）膜１７を約1000
Å形成し、さらに第２のモリプデン膜１８を1500
Å形成する。この第３層目のモリプデン膜１８は
配線抵抗を下げるために形成したもので、ここに
TiN膜を2500Å形成してもよい。このようにし
て形成されたn+拡散層１４上の電極は、Mo
（1500Å）／TiN（1000Å）／Mo（300Å）となつ
ている。第１層目の300Å厚のMoは、その後の
トランジスタ製造過程により1000℃程度の高温熱
処理を高温処理を受け、最終的にはMo（1500
Å）／TiN（1000Å）／MoSi2（600Å）となる。
これが第２図ｃであり、n+拡散層１４と接触す
る部分はモリブデン・シリサイド（MoSi2）膜１
９となる。
第３図は第２図ｂのような断面をもつ素子を窒
素雰囲気中で20分の熱処理を施した場合の固有接
触抵抗の熱処理温度依存性を示す特性図である。
特性曲線２１が本発名の本実施例に基づいた場合
であり、特性曲線２２はモリブデンのみの電極の
場合である。モリブデンのみの電極の場合は、
700℃以上の熱処理では接触抵抗が極めて大きく
増加しているのに対し、本実施例の場合は僅かし
か接触抵抗の増加はみられず、すぐれたオーミツ
ク特性を示すことがわかる。
素雰囲気中で20分の熱処理を施した場合の固有接
触抵抗の熱処理温度依存性を示す特性図である。
特性曲線２１が本発名の本実施例に基づいた場合
であり、特性曲線２２はモリブデンのみの電極の
場合である。モリブデンのみの電極の場合は、
700℃以上の熱処理では接触抵抗が極めて大きく
増加しているのに対し、本実施例の場合は僅かし
か接触抵抗の増加はみられず、すぐれたオーミツ
ク特性を示すことがわかる。
以上のように、本発明によれば、特に1000℃程
度の高温熱処理後も極めて特性の安定した良好な
Si金属とのオーミツク接触を有する半導体装置を
作ることができる。
度の高温熱処理後も極めて特性の安定した良好な
Si金属とのオーミツク接触を有する半導体装置を
作ることができる。
尚、本発明の実施例では、n+拡散層上のMoSi2
層は、熱処理により形成したが、これはあらかじ
めスパツタ法等で、直接MoSi2を形成してもよ
い。
層は、熱処理により形成したが、これはあらかじ
めスパツタ法等で、直接MoSi2を形成してもよ
い。
また、本発明の実施例においては、高融点金属
シリサイドとしてMoSi2を高融点金属窒化物とし
てTiNを、高融点金属層の高融点金属としてMo
を用いたが、本発明はこれに限定されるものでは
なく、シリサイドや窒化物を形成する高融点金属
又は高融点金属層の高融点金属がＷ、タンタリウ
ム（Ta）等他の高融点金属である場合にも有効
である。
シリサイドとしてMoSi2を高融点金属窒化物とし
てTiNを、高融点金属層の高融点金属としてMo
を用いたが、本発明はこれに限定されるものでは
なく、シリサイドや窒化物を形成する高融点金属
又は高融点金属層の高融点金属がＷ、タンタリウ
ム（Ta）等他の高融点金属である場合にも有効
である。
第１図ａはダイレクトコンタクトを有するメモ
リ・セル中の回路図、第１図ｂは第１図ａのダイ
レクトコンタクトを有するMOSトランジスタの
断面図、第２図ａ乃至第２図ｃは本発明の実施例
のオーミツク接触を説明するための断面図、第３
図は第２図の構成の素子から求めた固有接触抵抗
の熱処理温度依存性を示す特性図である。 尚図中、１……ソースとなる領域、２……ゲー
ト電極、３……ドレインとなる領域、１０……
MOSトランジスタ、１１……Ｐ型Si基板、１２，
１３……熱酸化膜、１４……n+拡散層、１６，
１８……モリブデン膜、１７……窒化チタン膜、
１９……モリブデン・シリサイド膜、２１……窒
化チタン膜等を設けた場合の特性曲線、２２……
電極をモリブデンのみで形成した場合の特性曲
線、２３……絶縁膜、２４……電極、２６……絶
縁層、２５……シリコン基板。
リ・セル中の回路図、第１図ｂは第１図ａのダイ
レクトコンタクトを有するMOSトランジスタの
断面図、第２図ａ乃至第２図ｃは本発明の実施例
のオーミツク接触を説明するための断面図、第３
図は第２図の構成の素子から求めた固有接触抵抗
の熱処理温度依存性を示す特性図である。 尚図中、１……ソースとなる領域、２……ゲー
ト電極、３……ドレインとなる領域、１０……
MOSトランジスタ、１１……Ｐ型Si基板、１２，
１３……熱酸化膜、１４……n+拡散層、１６，
１８……モリブデン膜、１７……窒化チタン膜、
１９……モリブデン・シリサイド膜、２１……窒
化チタン膜等を設けた場合の特性曲線、２２……
電極をモリブデンのみで形成した場合の特性曲
線、２３……絶縁膜、２４……電極、２６……絶
縁層、２５……シリコン基板。
Claims (1)
- １ 金属とシリコンとの間にオーミツク接触を有
する半導体装置に於て、前記シリコンとオーミツ
ク接触をすべき部分に高融点金属シリサイド層を
有し、さらにその高融点金属シリサイド層上に高
融点金属窒化物層を有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197842A JPS5898963A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197842A JPS5898963A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5898963A JPS5898963A (ja) | 1983-06-13 |
| JPH0363224B2 true JPH0363224B2 (ja) | 1991-09-30 |
Family
ID=16381241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197842A Granted JPS5898963A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898963A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58500680A (ja) * | 1981-05-04 | 1983-04-28 | モトロ−ラ・インコ−ポレ−テツド | 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法 |
| JP2577342B2 (ja) * | 1985-03-30 | 1997-01-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPS62145774A (ja) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS62188223A (ja) * | 1986-01-16 | 1987-08-17 | Sony Corp | 半導体化合物の製造方法 |
| JP2733470B2 (ja) * | 1993-04-20 | 1998-03-30 | 日本保鮮システム株式会社 | 保冷庫内設置用循環ダクト |
-
1981
- 1981-12-09 JP JP56197842A patent/JPS5898963A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5898963A (ja) | 1983-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
| US6455935B1 (en) | Asymmetric, double-sided self-aligned silicide | |
| US4910578A (en) | Semiconductor device having a metal electrode interconnection film with two layers of silicide | |
| JP2569327B2 (ja) | シリコンベースの半導体装置のためのコンタクト構造 | |
| US5319245A (en) | Local interconnect for integrated circuits | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US6198143B1 (en) | Semiconductor device including a layer of thermally stable titanium silicide | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| US5645887A (en) | Method for forming platinum silicide plugs | |
| US5457069A (en) | Process for fabricating device having titanium-tungsten barrier layer and silicide layer contacted shallow junction simultaneously formed | |
| JPH02290019A (ja) | 電極配線構造体と半導体集積回路装置の製造方法 | |
| JPH0363224B2 (ja) | ||
| JP2841386B2 (ja) | 半導体装置およびその製造方法 | |
| US5877085A (en) | Method of manufacturing semiconductor device | |
| US20020055251A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| KR950009283B1 (ko) | 반도체장치의 제조방법 | |
| JPH0363225B2 (ja) | ||
| JPH02504448A (ja) | ＴｉＳｉ２ローカル・インターコネクト | |
| JPS59208773A (ja) | 半導体装置の製造方法 | |
| KR100209931B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| US20010019159A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH0578181B2 (ja) | ||
| JPS6259468B2 (ja) | ||
| JPH03292729A (ja) | スパッタリングターゲットおよび半導体装置の製造方法 |