JPH0363868A

JPH0363868A - 機能拡張方式

Info

Publication number: JPH0363868A
Application number: JP19931389A
Authority: JP
Inventors: Toshio Tanaka; 利男田中; Takashi Tsunehiro; 隆司常広; Jun Kitahara; 潤北原; Tomohisa Kobiyama; 小桧山　智久
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-08-02
Filing date: 1989-08-02
Publication date: 1991-03-19
Anticipated expiration: 2012-10-22
Also published as: JP2664777B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、パーソナルコンピュータの如き情報処理装置
における機能拡張方式に関するものである。

〔従来の技術〕

ＣＰＵと主記憶装置と入出力装置とがバスによって接続
され、前記主記憶装置に格納されたプログラムに基づい
て前記ＣＰＵが前記入出力装置を制御する情報処理装置
としてパーソナルコンピュータ等がある。

半導体技術の進歩とともに、かかるパーソナルコンピュ
ータ等におけるＣＰＵとして使われるマイクロプロセッ
サの性能向上は著しく、より高速・高機能化している。

しかし、これらのマイクロプロセッサを用いた処理装置
でも、複数の処理を並行して行う場合には十分性能が出
ないことがある。そこで特定の処理を実行する専用制御
回路を別に設け、この専用制御回路を処理装置に結合し
てＣＰＵと並行して処理を行わせる並列処理方式％式％かかる従来の並列処理方式の一例を第２図に示す。同図
において、１はＣＰＵ、２は主記憶装置、３は入出力装
置、１１はローカルメモリ、１２は描画プロセッサ、１
３は表示装置、１４は格納手段、である。

普通の情報処理装置としてなら、ＣＰＵＩと主記憶装置
２と入出力装置３があれば充分であり、ＣＰＵＩは、主
記憶装置２に格納されているプログラムに基づいて処理
動作を行い、入出力装置３を制御する。所がこのＣＰＵ
Ｉは、例えば図形やイメージなどの描画処理を行うほか
、他に並行して行わなければならない処理が多数あり、
負担が重過ぎるものとする。

そこで第２図では、描画プロセッサ１２を格納手段１４
を介してＣＰＵＩに接続し、描画プロセッサ１２がＣＰ
ｔＪ４に代わって描画処理を行い、ＣＰＵＩの負担をそ
の分だけ軽減させている。つまりＣＰＵＩは、そのよう
な場合には、描画処理せよという命令を格納手段１４に
書込む。すると描画プロセンサ１２がこれを読み出して
きて、予めローカルメモリ１１に格納されている描画処
理のためのプログラムに従って描画処理を行い、結果を
表示装置１３に表示することにより、ＣＰＵ１を助ける
。

かかる例は特開昭６３−７０３８６号公報に記載されて
いる。

〔発明が解決しようとする課題〕

上述した如き従来の並列処理方式は、ＣＰＵＩが単独で
処理動作を行うのに比べ、描画プロセッサ１２が処理動
作を行う分だけ機能拡張になってはいるが、ＣＰＵＩが
単独で処理動作を行っていたとき（つまり描画プロセッ
サ１２や格納手段１４が除去された状態にあるとき）に
比べると、ノ＼−ドウェア構成が一変しているため、そ
れまでＣＰＵＩが使用していたプログラムは全く使用不
可能となり、別の新たなプログラムを格納しなければな
らず、ＣＰＵＩと主記憶装置２と入出力装置３とから成
るだけの汎用的な情報処理装置（パソコン）との間の互
換性が失われるという問題がある。

また成る特定の処理の高速化を図るという部分的な機能
向上のために情報処理装置としてのシステム全体を変更
することになり、結果的に開発に要する期間が長くなる
という問題があった。

本発明の目的は、かかる従来技術における問題点を解決
し、処理動作の機能拡張を行うことが可能でありながら
、汎用的な情報処理装置（例えばパソコン）との間の互
換性も失うことなく、特定の処理の高速化を図るという
部分的な機能向上を図るためにシステム全体を変更する
ようなことも不要ならしめた情報処理装置における機能
拡張方式を提供することにある。

〔課題を解決するための手段〕

上記目的達成のため、本発明では、ＣＰＵと主記憶装置
と入出力装置とがバスによって接続され、前記主記憶装
置に格納されたプログラムに基づいて前記ＣＰＵが前記
入出力装置を制御する情報処理装置において、前記ＣＰ
Ｕと前記入出力装置を接続するバスの経路上に、前記Ｃ
ＰＵに代わって前記入出力装置を制御することにより該
ＣＰＵの負担を軽減することのできる専用制御回路を、
接続手段を介して着脱口在に接続できる構成とした。

（作用〕着脱自在になっているわけであるから、専用制御回路を
接続から外すことができる。このときは、ＣＰＵが入出
力装置を制御する普通の情報処理装置（例えばパソコン
）として、つまり汎用的な情報処理装置として機能する
ので、汎用的な情報処理装置との間の互換性が失われる
ということはない。他方、接続手段によって専用制御回
路を接続した状態では、該専用制御回路内に含まれる例
えばサブＣＰＵが前記ＣＰＵを助けて入出力装置を制御
し、機能の拡張が実現する。

勿論、ＣＰＵにおいては、専用制御回路を接続したとき
と外したときとでは、使用するプログラムが異なってく
るので、このプログラムの切り換えだけは行わなくては
ならない。

〔実施例］第１図は本発明の一実施例を示すブロック図である。同
図において、１はＣＰＵ、２は主記憶装置、３は入出力
装置、４は接続手段、５は専用制御回路、である。

ＣＰＵＩと入出力装置３を結ぶバスＢの経路上に接続手
段４を介して専用制御回路５が接続されていないとき、
つまり接続手段４が単にスルーの経路となっているとき
は、ＣＰＵＩは、主記憶装置２に格納されているプログ
ラムに従って、入出力装置３の制御を行っている。ここ
で入出力装置３は、例えば表示装置やファイル制御装置
などである。また専用制御回路５は普通アダプタボード
として装備されている。

第１Ａ図は、第１図における専用制御回路５の具体例を
示すブロック図である。

第１Ａ図において、５１はコマンド制御部、５２はコマ
ンドバッファ、５３はす７’　ＣＰ　Ｕ、５４はローカ
ルメモリ、である。

第１図、第１Ａ図を参照して回路動作を説明する。接続
手段４を介して専用制御回路５が接続されているときは
、ＣＰＵＩと入出力装置３との間に専用制御回路５が介
在することになる。

そこでコマンド制御部５１は、接続手段４を介してＣＰ
ＵＩから例えばグラフィック描画コマンドを受信し、こ
れをコマンドバッファ５２に送出するとともに、サブＣ
ＰＵ５３に対して、溝画コマンドの実行を促す。サブＣ
ＰＵ５３は、コマンドバッファ５２より、描画コマンド
を取り出し、ローカルメモリ５４に予め格納されている
描画コマンドの具体的な処理手順に従いながら、入出力
装置３に含まれる表示装置の制御を行う。

なお、ＣＰＵＩは、アダプタボード形式の専用制御回路
５上のコマンド制御部５１に描画コマンドを送出した後
は、次の処理を並列的に実行できるものであることは勿
論である。

第３図は、接続手段４として、電気的手段によるバス切
り換え方式を採用した例を示すブロック図である。同図
において、４１はアダプタボード形式の専用制御回路５
を装着するための接続部つまりコネクタである。このコ
ネクタ４１にアダプタボード（専用制御回路）５が装着
されていない場合は、検出部４３がこのことを検出し、
その情報としての信号４４をスイッチ４２に伝える。ス
イッチ４２は、これによりオンの状態となり、ＣＰＵＩ
と入出力装置３が接続される。

コネクタ４１にアダプタボード５が装着された場合は、
検出部４３がこのことを検出し、その情報としての信号
４４をスイッチ４２に伝えることにより、スイッチ４２
はオフの状態となる。と同時にアダプタボード（専用制
御回路）５がＣＰＵ１と入出力装置３との間に介在した
形で接続される。

スイッチ４２は具体的には、第４図に示すような双方向
のバストランシーバ−（スリースチートゲ−）Ｇｌ〜Ｇ
６）で構成される。検出部４３からの信号４４がゲート
信号Ｇとなり、バスのオン・オフを制御する。アダプタ
ボード５が装着されている場合は、検出部４３は“ハイ
”レベルの信号Ｇを信号４４として出力する。これによ
りアンドゲートＡｔ、Ａ２の出力が何れも“ロー”とな
るのでパストランシーバ−（ス−リーステートゲートＧ
１〜Ｇ６）はハイインピーダンス状態となり、ＣＰＵＩ
からのバスは切断され、コネクタ４１側へ迂回すること
になる。そして入出力装置３には、アダプタボード（専
用制御回路）５からの信号が供給される。

アダプタボード５がコネクタ４１に装着されている場合
は、検出部４３は゛ロー′°レベルの信号Ｇを信号４４
として出力する。するとＣＰＵＩなどから与えられる方
向指定信号Ｄｉｒが“ハイ”レベルであれば、アンドゲ
ートＡ２の出力が゛′ハイ”で、アントゲ−１−ＡＩの
出力が“ロー゛となるので、スリーステートゲートＧｌ
、Ｇ２．Ｇ３がオンとなり、Ｇ４．Ｇ５．Ｇ６はオフの
ままとなるので、バスＢは上から下へ（つまりＣＰＵＩ
Ｇら入出力装置３側へ）導通ずる。

他方、検出部４３が゛ロー”レベルの信号Ｇを信号４４
として出力した状態の下で、ＣＰＵＩなどから与えられ
る方向指定信号Ｄｉｒが“ローレベルであれば、アンド
ゲートＡ１の出力が“′ハイ”でアンドゲートＡ２の出
力が“ロー゛となるので、スリーステートゲートＧ４．
Ｇ５．Ｇ６がオンとなり、Ｇｌ、Ｇ２．Ｇ３はオフのま
まとなるので、バスＢは下から上へ（つまり入出力装置
３側からＣＰｔＪｌへ）導通する。

第５図は、第１図における接続手段４を、アダプタボー
ド５を装着するためのコネクタ４１自体により実現する
構成法を示したブロック図である。

この方法では、バスの切り換えは機械的に行われる。ア
ダプタ５をコネクタ４１に挿入して接続すれば、即アダ
プタ５がＣＰＵＩと入出力装置３との間に介在すること
になり、アダプタ５をコネクタ４１から外せば、即ＣＰ
Ｕ１と入出力装置３が直通となる。

そのための具体的な構成を示したのが第６図および第７
図である。これらの図はコネクタ４１の断面図を表わし
ている。

第６図はバスの切り換えを異なる２つのボードにより行
う方式を示した模式図である。同図において、１００は
、ＣＰＵＩと主記憶装置２と入出力装置３などにより構
成される処理装置の基板、１０１はアダプタボード（専
用制御回路）５を装着するためのコネクタ、１０２はＣ
ＰＵＩにつながるバスの導伝線、１０３は入出力装置３
につながるバスの導伝線である。

第６図（ａ）に示すように、アダプタボード（専用制御
回路）５を接続しないときには、導伝線１０２と１０３
をつなぐ洸めの接続ボード１０４をコネクタ１０１に装
着することにより、ＣＰＵ１と入出力装置３が接続され
る。また、第６図（ｂ）に示すように、アダプタボード
（専用制御回路）５をコネクタ１０１に装着することに
より、導伝線１０２および１０３はアダプタボード（専
用制御回路）５につながる導伝線１０６と接続される。

すなわち、専用制御回路５と入出力装置３が接続される
。

第７図は特殊コネクタによるバス切り換え方式を説明し
た説明図である。第７図（ａ）は、アダプタボード（専
用制御回路）５が装着されていない場合の区である。こ
の場合、導伝ｗａ１０２と１０３はコネクタ１０１の内
部で接触している。これによりＣＰＵＩと入出力装置３
が接続される。

第７図（ｂ）はアダプタボード（専用制御回路）５をコ
ネクタ１０１に装着した場合の図である。

図より明らかなごとく、導伝線１０２および１０３はア
ダプタボード５の導伝線１０６と接触することになり、
専用制御回路５と入出力装置３が接続される。

以上説明した実施例によれば、接続手段４によるアダプ
タボード５の装着状態と、入出力装置３の制御機構は独
立していない。すなわち、アダプタボード５が装着され
ていない場合は、入出力装置３の制御はＣＰＵＩが行い
、アダプタボード５が装着された場合は、専用制御回路
５が入出力装置３の制御を行うものであった。

この方法では、入出力装置３の制御機構はシステム立ち
上げ時に決まってしまい、途中６変更することができな
い。つまり、アダプタボード５を装着した場合は、ＣＰ
Ｕのみによる従来の応用プログラムは動作しないことに
なる。

そこで、アダプタボード５が装着された場合にも、ＣＰ
ＵＩが入出力装置３を制御できる構成とする。その実施
例を第８図、第９図により説明する。

なお、これまでは、アダプタボード５と専用制御回路５
を同義語として用いてきたが、今後は説明の都合上、専
用制御回路は５１として、アダプタボード５に含まれる
一つの要素として扱うことにする。

さて第８図は専用制御回路５１を装備したアダプタボー
ド５上に、専用制御回路５１をバイパスする経路（５４
）を設けたものである。専用制御回路５１からの信号線
５３とバイパス経路上の信号線５４は切換回路５２で切
り換えられ、信号線５５を通して入出力装置３と接続さ
れる。切換回路５２による信号の切り換えはソフトウェ
アで実行可能とする。

第９図に切換回路５２の具体的構成例を示す。

レジスタ５６に入出力装置３の制御機構を指定するため
の情報を設定する。すなわち、レジスタ５６に“Ｏ“を
設定した場合は、信号線５３と信号線５５は切断され、
信号線５４と信号線５５が接続されるので、入出力装置
３の制御はＣＰＵＩが行う。

逆に、レジスタ５６に“１゛′を設定した場合は、信号
線５３と信号線５５が接続される。なお、回路動作の詳
細は、先に第４図を参照して説明した所から類推的に理
解されると思われるので、詳しくは述べない。

以上説明したように、本実施例によれば、アダプタボー
ド５を装着した場合に、入出力装置３の制御をＣＰＵＩ
と専用制御回路５１とで切り換えることができるので、
従来の応用プログラムを実行する際に、アダプタボード
５を取りはずす必要がない。これは、本実施例特有の効
果である。

〔発明の効果〕

本発明によれば、アダプタボードを装着するための接続
手段により、バスを切り換えることができるので、ＣＰ
Ｕのみによる従来の応用プログラムはそのまま動作し、
並列処理を行うためのプログラムは、専用制御回路を用
いて高速に処理できるという効果がある。また、機能向
上をアダプタボードという形で実現するため、異なった
システムという形で実現する場合に比べると、開発期間
の短縮が図れるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第１・Ａ
図は第１図における専用制御回路の具体例を示すブロッ
ク図、第２図は機能拡張方式の従来例を示すブロック図
、第３図は第１図における接続手段の具体例を示すブロ
ック図、第４図は第３図におけるスイッチの具体例を示
す回路図、第５図は第１図における接続手段の他の具体
例を示すブロック図、第６図、第７図はそれぞれ第５図
における接続手段の構成例を示す断面図、第８図は本発
明の別の実施例の要部を示すブロック図、第９図は第８
図における切換回路の具体例を示す回路図、である。符号の説明ｌ・・・ＣＰＵ、２・・・主記憶装置、３・・・入出力
装置、４・・・接続手段、５・・・アダプタボード（専
用制御回路）、５１・・・専用制御回路、４１・・・コ
ネクタ第１図第１Ａ図第図第図第５図第図（ａ）０２０３００第図（ａ）第図・５

Claims

【特許請求の範囲】１、中央処理装置（以下、ＣＰＵと略記する）と主記憶
装置と入出力装置とがバスによって接続され、前記主記
憶装置に格納されたプログラムに基づいて前記ＣＰＵが
前記入出力装置を制御する情報処理装置において、前記ＣＰＵと前記入出力装置とを接続するバスの経路上
に、前記ＣＰＵに代わって前記入出力装置を制御するこ
とにより該ＣＰＵの負担を軽減することのできる専用制
御回路を、接続手段を介して着脱自在に接続し、該専用
制御回路の着時に前記ＣＰＵが使用するプログラムと脱
時に前記ＣＰＵが使用するプログラムを切り替えて使用
するようにしたことを特徴とする機能拡張方式。２、請求項１に記載の機能拡張方式において、前記接続
手段は、前記専用制御回路が着の状態にあるか脱の状態
にあるかを検出する検出手段と、該検出手段からの検出
出力に依存して前記バス経路を開いてその間に前記専用
制御回路を接続するか、前記バス経路を閉じて前記専用
制御回路を接続から外すか、するスイッチ手段と、から
成ることを特徴とする機能拡張方式。３、請求項１に記載の機能拡張方式において、前記接続
手段は、前記専用制御回路が着の状態にあるときは、前
記バス経路を開いてその間に前記専用制御回路を接続す
るが、脱の状態にあるときは前記バス経路を閉じて前記
専用制御回路を接続から外す機械的な接続手段から成る
ことを特徴とする機能拡張方式。４、請求項１に記載の機能拡張方式において、前記接続
手段は、前記専用制御回路が着の状態にあるにもかかわ
らず、前記バス経路を開いてその間に前記専用制御回路
を接続したり、前記バス経路をして前記専用制御回路を
バイパスさせて接続から外すバス経路の切換回路から成
ることを特徴とする機能拡張方式。