JPH0365713A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH0365713A JPH0365713A JP1201575A JP20157589A JPH0365713A JP H0365713 A JPH0365713 A JP H0365713A JP 1201575 A JP1201575 A JP 1201575A JP 20157589 A JP20157589 A JP 20157589A JP H0365713 A JPH0365713 A JP H0365713A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output terminal
- terminal voltage
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は出力にＰＮＰ ）ランジスタを用いた電源制御
装置、たとえば、低ドロップタイプのドロッパレギュレ
ータに関する。
装置、たとえば、低ドロップタイプのドロッパレギュレ
ータに関する。
従来の技術
近年、ドロッパレギュレータは低ドロップタイプ製品が
相次いで発表されている。第３図は低ドロップタイプの
ドロッパレギュレータの等価回路図である。第３図にお
いて、Ｑ１〜Ｑ１３はトランジスタ、Ｒ１〜ＲＩＯは抵
抗、Ｃ１〜Ｃ２はキャパシタ、Ｖｉｎは入力電圧端子、
Ｖ ｏｕｔは出力！圧１子、Ｇ、Ｎ、Ｄは接地端子、Ｖ
ＲＥＦ ” ＶＤＤは基準電圧端子である。以下にこ
の回路がドロッパレギュレータとしてどのように動作す
るのか述べる。
相次いで発表されている。第３図は低ドロップタイプの
ドロッパレギュレータの等価回路図である。第３図にお
いて、Ｑ１〜Ｑ１３はトランジスタ、Ｒ１〜ＲＩＯは抵
抗、Ｃ１〜Ｃ２はキャパシタ、Ｖｉｎは入力電圧端子、
Ｖ ｏｕｔは出力！圧１子、Ｇ、Ｎ、Ｄは接地端子、Ｖ
ＲＥＦ ” ＶＤＤは基準電圧端子である。以下にこ
の回路がドロッパレギュレータとしてどのように動作す
るのか述べる。
まず、出力端子電圧が上昇しようとする場合に、出力端
子電圧が上昇すると、差動増幅器を構成するトランジス
タＱｌｌ、Ｑ１２のうち、トランジスタＱｌｌのベース
電圧がトランジスタＱ１２のベース電圧より高くなるの
でトランジスタＱｌｌはオン、トランジスタＱ１２はオ
フである。トランジスタＱｌｌがオンであればカレント
ミラー回路を構成するトランジスタＱ９．ＱＩＯに電流
が流れる。ところで、トランジスタＱ１２はオフである
ので、トランジスタＱ１０からの電流はトランジスタＱ
６のベースに流れ、トランジスタＱ６がオンして電流が
流れる。トランジスタＱ６に電流が流れると、トランジ
スタＱ５．Ｑ４に電流が流れる。トランジスタＱ７から
の電流はトランジスタＱ４に吸収されてしまい、トラン
ジスタＱ３のベースには電流は流れない。
子電圧が上昇すると、差動増幅器を構成するトランジス
タＱｌｌ、Ｑ１２のうち、トランジスタＱｌｌのベース
電圧がトランジスタＱ１２のベース電圧より高くなるの
でトランジスタＱｌｌはオン、トランジスタＱ１２はオ
フである。トランジスタＱｌｌがオンであればカレント
ミラー回路を構成するトランジスタＱ９．ＱＩＯに電流
が流れる。ところで、トランジスタＱ１２はオフである
ので、トランジスタＱ１０からの電流はトランジスタＱ
６のベースに流れ、トランジスタＱ６がオンして電流が
流れる。トランジスタＱ６に電流が流れると、トランジ
スタＱ５．Ｑ４に電流が流れる。トランジスタＱ７から
の電流はトランジスタＱ４に吸収されてしまい、トラン
ジスタＱ３のベースには電流は流れない。
次いで、出力端子電圧が下降しようとする場合、出力端
子電圧が下降すると、差動増幅器を構成するトランジス
タＱ１１．Ｑ１２のうち、トランジスタＱ１２のベース
電圧がトランジスタＱｌｌのベース電圧より低くなるか
ら、トランジスタＱｌｌはオフ、トランジスタＱ９２は
オンである。トランジスタＱｌｌがオフならばカレント
ミラーを構成するトランジスタＱ９．ＱＩＯに電流は流
れない。すると、トランジスタＱ６のベース電流も流れ
ないので、トランジスタＱ６はオフでトランジスタＱ６
に電流は流れない。
子電圧が下降すると、差動増幅器を構成するトランジス
タＱ１１．Ｑ１２のうち、トランジスタＱ１２のベース
電圧がトランジスタＱｌｌのベース電圧より低くなるか
ら、トランジスタＱｌｌはオフ、トランジスタＱ９２は
オンである。トランジスタＱｌｌがオフならばカレント
ミラーを構成するトランジスタＱ９．ＱＩＯに電流は流
れない。すると、トランジスタＱ６のベース電流も流れ
ないので、トランジスタＱ６はオフでトランジスタＱ６
に電流は流れない。
だから、トランジスタＱ５．Ｑ４にも電流は流れない。
トランジスタＱ７からの電流は、トランジスタＱ４によ
って吸収されないので、トランジスタＱ３のベースには
電流が流れ込む。
って吸収されないので、トランジスタＱ３のベースには
電流が流れ込む。
続けて、トランジスタＱ１〜Ｑ３の動作について述べる
。トランジスタＱ１は出力トランジスタであり、数百ｍ
Ａの能力を持つ。出力端子電圧が上昇しようとする場合
には、トランジスタＱ３にベース電流は流れ込んでこな
いが、出力端子電圧が下降する場合には、トランジスタ
Ｑ３のベースに電流が流れ込んでくることさを述べた。
。トランジスタＱ１は出力トランジスタであり、数百ｍ
Ａの能力を持つ。出力端子電圧が上昇しようとする場合
には、トランジスタＱ３にベース電流は流れ込んでこな
いが、出力端子電圧が下降する場合には、トランジスタ
Ｑ３のベースに電流が流れ込んでくることさを述べた。
トランジスタＱ３でこの電流を増幅するが、トランジス
タＱ３−段の増幅ではトランジスタＱ１を駆動するのに
は能力不足であり、トランジスタＱ２によってトランジ
スタＱ１を駆動するのに充分なまでに増幅しているので
ある。トランジスタＱ３をブリドライバ トランジスタ
Ｑ２をドライバと称する。こうして出力端子電圧が下降
しようとする、トランジスタＱ１が駆動されて電流が流
れ、出力端子電圧は上昇しようとするので、出力端子電
圧は一定に保たれるようになっているわけである。また
、出力端子電圧が上昇しようとすると、トランジスタＱ
１は駆動されなくなり電流が流れなくなるので出力端子
電圧は下降しようとするから出力端子電圧は一定に保た
れるわけである。
タＱ３−段の増幅ではトランジスタＱ１を駆動するのに
は能力不足であり、トランジスタＱ２によってトランジ
スタＱ１を駆動するのに充分なまでに増幅しているので
ある。トランジスタＱ３をブリドライバ トランジスタ
Ｑ２をドライバと称する。こうして出力端子電圧が下降
しようとする、トランジスタＱ１が駆動されて電流が流
れ、出力端子電圧は上昇しようとするので、出力端子電
圧は一定に保たれるようになっているわけである。また
、出力端子電圧が上昇しようとすると、トランジスタＱ
１は駆動されなくなり電流が流れなくなるので出力端子
電圧は下降しようとするから出力端子電圧は一定に保た
れるわけである。
発明が解決しようとする課題
第４図は第３図のような従来の構成の低ドロップタイプ
のドロッパレギュレータにおいて入力端子Ｖｉｎに矩形
波が入力された場合の出力端子電圧の過渡応答のシミュ
レーション結果である。このシミュレーション結果から
もわかるように、入力矩形波立ち上がりの瞬間に出力端
子電圧にピークが発生している。これの原因は、出力ト
ランジスタＱ１の応答が遅く、入力端子電圧立ち上がり
の瞬間、ベース・エミッタ間電圧が大きくなって大きな
電流が流れることにある。このために、出力端子電圧に
ピークが発生するという欠点がある。
のドロッパレギュレータにおいて入力端子Ｖｉｎに矩形
波が入力された場合の出力端子電圧の過渡応答のシミュ
レーション結果である。このシミュレーション結果から
もわかるように、入力矩形波立ち上がりの瞬間に出力端
子電圧にピークが発生している。これの原因は、出力ト
ランジスタＱ１の応答が遅く、入力端子電圧立ち上がり
の瞬間、ベース・エミッタ間電圧が大きくなって大きな
電流が流れることにある。このために、出力端子電圧に
ピークが発生するという欠点がある。
さらに、この現象について解析すると、出力トランジス
タＱ９のベース電流に注目してみるとき、Ｃ１は位相補
償用のキャパシタであるが、このキャパシタＣ１と抵抗
Ｒ６のブランチには過渡的には電流が流れ得る。入力矩
形波立ち上がりの瞬間、トランジスタＱ１のベース電流
は１／ｈｐｉ＋になって、トランジスタＱ２のベース電
流となる。
タＱ９のベース電流に注目してみるとき、Ｃ１は位相補
償用のキャパシタであるが、このキャパシタＣ１と抵抗
Ｒ６のブランチには過渡的には電流が流れ得る。入力矩
形波立ち上がりの瞬間、トランジスタＱ１のベース電流
は１／ｈｐｉ＋になって、トランジスタＱ２のベース電
流となる。
この電流は、まず、キャパシタＣ１−抵抗Ｒ６のブラン
チにまわりこみ、プリドライバトランジスタＱ３のベー
スに流れる。こうして、トランジスタＱ３には電流が流
れる。
チにまわりこみ、プリドライバトランジスタＱ３のベー
スに流れる。こうして、トランジスタＱ３には電流が流
れる。
このようにして、人力矩形波立ち上がりの瞬間には、ト
ランジスタＱ３のベースに電流が流れるから、コレクタ
電流も流れ、出力端子電圧にピークが発生するのである
。
ランジスタＱ３のベースに電流が流れるから、コレクタ
電流も流れ、出力端子電圧にピークが発生するのである
。
本発明は、このようなピークの発生を改善した低ドロッ
プタイプのドロッパレギュレータを提供することを目的
とする。
プタイプのドロッパレギュレータを提供することを目的
とする。
課題を解決するための手段
この目的を達成するために、本発明は、出力にＰＮＰ
）ランジスタを使用しているドロッパレギュレータにお
いて、プリドライバトランジスタとドライバトランジス
タとの間に、プリドライバトランジスタに対してカスケ
ード接続のトランジスタを挿入した電源制御装置である
。
）ランジスタを使用しているドロッパレギュレータにお
いて、プリドライバトランジスタとドライバトランジス
タとの間に、プリドライバトランジスタに対してカスケ
ード接続のトランジスタを挿入した電源制御装置である
。
作用
本発明によると、カスケード接続トランジスタが挿入さ
れることで、入力矩形波立ち上がりの瞬間の電流のまわ
りこみで、出力トランジスタのベース電流が流れること
が阻止できる。また、カスケード接続トランジスタはプ
リドライバトランジスタで決定した電流をそのまま、ド
ライバトランジスタへ伝達するので、カスケード接続ト
ランジスタが加わることで出力端子電圧が低くなろうと
すればこれを高め、反対に、高くなろうとすればこれを
低めるという動作に対しては、何らの影響もない。この
ようにして、入力端子に矩形波が入力された場合の入力
矩形波立ち上がりの瞬間に、出力端子電圧にピークが発
生するという現象を改善することができる。
れることで、入力矩形波立ち上がりの瞬間の電流のまわ
りこみで、出力トランジスタのベース電流が流れること
が阻止できる。また、カスケード接続トランジスタはプ
リドライバトランジスタで決定した電流をそのまま、ド
ライバトランジスタへ伝達するので、カスケード接続ト
ランジスタが加わることで出力端子電圧が低くなろうと
すればこれを高め、反対に、高くなろうとすればこれを
低めるという動作に対しては、何らの影響もない。この
ようにして、入力端子に矩形波が入力された場合の入力
矩形波立ち上がりの瞬間に、出力端子電圧にピークが発
生するという現象を改善することができる。
実施例
本発明は、その実施例として、第１図のような回路構成
とした。第１図において、Ｑ１〜Ｑ１３、およびＱｓは
トランジスタ、Ｒ１〜ＲＩＯは抵抗、０１〜Ｃ２はキャ
パシタである。第３図の従来の回路と比較して異なって
いるのは、プリドライバトランジスタＱ３とドライバト
ランジスタＱ２の間にＱｓというトランジスタがカスケ
ード接続となっている点である。
とした。第１図において、Ｑ１〜Ｑ１３、およびＱｓは
トランジスタ、Ｒ１〜ＲＩＯは抵抗、０１〜Ｃ２はキャ
パシタである。第３図の従来の回路と比較して異なって
いるのは、プリドライバトランジスタＱ３とドライバト
ランジスタＱ２の間にＱｓというトランジスタがカスケ
ード接続となっている点である。
第２図は、本発明の低ドロップタイプのドロッパレギュ
レータに関して、入力端子に矩形波入力した場合の出力
端子電圧の過渡応答のシミュレーション結果である。第
４図は、従来の低ドロップタイプのドロッパレギュレー
タにおいてのシミュレーション結果である。両図を比較
すると、第２図においては入力矩形波立ち上がりの瞬間
の出力端子電圧のピークは観測されておらず、非常によ
く改善されていることがわかる。
レータに関して、入力端子に矩形波入力した場合の出力
端子電圧の過渡応答のシミュレーション結果である。第
４図は、従来の低ドロップタイプのドロッパレギュレー
タにおいてのシミュレーション結果である。両図を比較
すると、第２図においては入力矩形波立ち上がりの瞬間
の出力端子電圧のピークは観測されておらず、非常によ
く改善されていることがわかる。
発明の効果
以上のように、本発明は、プリドライバトランジスタと
ドライバトランジスタの間にプリドライバトランジスタ
に対してカスケード接続のトランジスタを挿入すること
で、入力端子に矩形波が入力された場合の、入力矩形波
立ち上がりの瞬間に出力端子電圧にピークが発生するこ
とを改善した優れた低ドロップタイプのドロッパレギュ
レータが実現できるものである。
ドライバトランジスタの間にプリドライバトランジスタ
に対してカスケード接続のトランジスタを挿入すること
で、入力端子に矩形波が入力された場合の、入力矩形波
立ち上がりの瞬間に出力端子電圧にピークが発生するこ
とを改善した優れた低ドロップタイプのドロッパレギュ
レータが実現できるものである。
第１図は本発明の実施例の低ドロップタイプのドロッパ
レギュレータの等価回路図、第２図は同実施例の過渡応
答シミュレーション特性図、第３図は従来の低ドロップ
タイプのドロッパレギュレータの等価回路図、第４図は
同従来例のシミュレーション特性図である。 Ｑ１〜Ｑ１３、およびＱｓ・・・・・・トランジスタ、
Ｒ１〜ＲＩＯ・・・・・・抵抗、Ｃ１〜ｃ２・・・・・
・キャパシタ。
レギュレータの等価回路図、第２図は同実施例の過渡応
答シミュレーション特性図、第３図は従来の低ドロップ
タイプのドロッパレギュレータの等価回路図、第４図は
同従来例のシミュレーション特性図である。 Ｑ１〜Ｑ１３、およびＱｓ・・・・・・トランジスタ、
Ｒ１〜ＲＩＯ・・・・・・抵抗、Ｃ１〜ｃ２・・・・・
・キャパシタ。
Claims (1)
- 出力にＰＮＰトランジスタを使用しているドロッパレギ
ュレータにおいて、プリドライバトランジスタとドライ
バトランジスタの間に、プリドライバトランジスタに対
してカスケード接続のトランジスタを挿入した電源制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201575A JP2715582B2 (ja) | 1989-08-03 | 1989-08-03 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201575A JP2715582B2 (ja) | 1989-08-03 | 1989-08-03 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365713A true JPH0365713A (ja) | 1991-03-20 |
| JP2715582B2 JP2715582B2 (ja) | 1998-02-18 |
Family
ID=16443334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201575A Expired - Lifetime JP2715582B2 (ja) | 1989-08-03 | 1989-08-03 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715582B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11140993B2 (en) | 2011-05-03 | 2021-10-12 | Roderick William Phillips | Headboard apparatus for holding a decorative cover and having diatomaceous earth incorporated therein for pest control |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236111A (ja) * | 1987-03-24 | 1988-10-03 | Nichicon Corp | 電源装置の遮断回路 |
-
1989
- 1989-08-03 JP JP1201575A patent/JP2715582B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236111A (ja) * | 1987-03-24 | 1988-10-03 | Nichicon Corp | 電源装置の遮断回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11140993B2 (en) | 2011-05-03 | 2021-10-12 | Roderick William Phillips | Headboard apparatus for holding a decorative cover and having diatomaceous earth incorporated therein for pest control |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715582B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| AU559556B2 (en) | A circuit for a high impedance signal source | |
| JPH0365713A (ja) | 電源制御装置 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| KR20040093031A (ko) | 차동 전류 출력 장치 | |
| JPH07212156A (ja) | リミッタ回路 | |
| JPS6272079A (ja) | 広帯域積分器 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JP3214174B2 (ja) | 演算増幅器 | |
| JPS58169925A (ja) | ノ−ド電圧評価用の絶縁ゲ−ト電界効果トランジスタ集積回路 | |
| JP2885552B2 (ja) | 非線型増幅器 | |
| JP3111616B2 (ja) | 入力短絡保護回路 | |
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| JPS63257420A (ja) | 突入電流防止回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS63117620A (ja) | 電流制限機能付き出力回路 | |
| JPH0227620Y2 (ja) | ||
| JPS60144113A (ja) | 電流リミツト回路 | |
| JPS62104304A (ja) | 保護回路 | |
| JPS62264706A (ja) | 出力段回路 | |
| JPS593521A (ja) | 定電圧電源回路の出力短絡保護回路 | |
| JPH0153928B2 (ja) | ||
| JPH02183673A (ja) | 非直線増幅回路 | |
| JPH01133403A (ja) | 自動利得可変増幅器 |