JPH0366119A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0366119A JPH0366119A JP1203006A JP20300689A JPH0366119A JP H0366119 A JPH0366119 A JP H0366119A JP 1203006 A JP1203006 A JP 1203006A JP 20300689 A JP20300689 A JP 20300689A JP H0366119 A JPH0366119 A JP H0366119A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- film
- film pattern
- organic resin
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は多層樹脂膜パターン形成方法に関し、欠陥の少
ない多層樹脂膜パターンを高精度で形成することを目的
とし、 薄膜の形成された基板上に下層有機樹脂膜、中間層金属
樹脂膜、上層有機樹脂膜を順次形成し、ついでフォトリ
ソグラフィにより上層有機樹脂膜パターンを形成し、つ
いで該上層有機樹脂膜パターンをマスクとしてドライエ
ツチングを行い中間層金属樹脂膜パターンを形成し、つ
いで該上層有機樹脂膜パターン及び該中間層金属樹脂膜
パターンをマスクとしてドライエツチングを行い下層有
機樹脂ＩｌΔパターンを形成し、該下層有機樹脂ｊ模パ
ターンをマスクとして該薄膜をエツチングする工程を有
する半導体装置の製造方法であって、該上層有機樹脂膜
パターン及び該中間層金属樹脂膜パターンをマスクとし
て該下層有機樹脂膜をドライエツチングする過程で、該
上層有機樹脂膜パターンがエツチング除去され該中間層
金属樹脂膜パターンの表面が露出したとき、該下層有機
樹脂膜の残り膜厚が１μｍを越えないように該上層有機
樹脂膜の膜厚を設定するように構成する。
ない多層樹脂膜パターンを高精度で形成することを目的
とし、 薄膜の形成された基板上に下層有機樹脂膜、中間層金属
樹脂膜、上層有機樹脂膜を順次形成し、ついでフォトリ
ソグラフィにより上層有機樹脂膜パターンを形成し、つ
いで該上層有機樹脂膜パターンをマスクとしてドライエ
ツチングを行い中間層金属樹脂膜パターンを形成し、つ
いで該上層有機樹脂膜パターン及び該中間層金属樹脂膜
パターンをマスクとしてドライエツチングを行い下層有
機樹脂ＩｌΔパターンを形成し、該下層有機樹脂ｊ模パ
ターンをマスクとして該薄膜をエツチングする工程を有
する半導体装置の製造方法であって、該上層有機樹脂膜
パターン及び該中間層金属樹脂膜パターンをマスクとし
て該下層有機樹脂膜をドライエツチングする過程で、該
上層有機樹脂膜パターンがエツチング除去され該中間層
金属樹脂膜パターンの表面が露出したとき、該下層有機
樹脂膜の残り膜厚が１μｍを越えないように該上層有機
樹脂膜の膜厚を設定するように構成する。
本発明は多層樹脂膜パターン形成方法に係り、特に多層
レジスト膜パターン形成方法に関する。
レジスト膜パターン形成方法に関する。
半導体素子を形成すべき基板上には通常凹凸が存在する
ため直接この上に形成したレジストの膜厚は不均一とな
る。従って通常のフォトリソグラフィでは露光の過不足
が生じて高精度のレジストパターンを得ることはできな
い。多層レジストパターン形成方法はこのような問題を
避４ノるため用いられる方法であり、基板」二のｐＨ凸
と無関係にパターン精度を維持できるため高密度ＩＣの
パターニングに適している。しかし、形成工程が複雑な
こともあってパターンに欠陥が生しやすくその改善が望
まれている。
ため直接この上に形成したレジストの膜厚は不均一とな
る。従って通常のフォトリソグラフィでは露光の過不足
が生じて高精度のレジストパターンを得ることはできな
い。多層レジストパターン形成方法はこのような問題を
避４ノるため用いられる方法であり、基板」二のｐＨ凸
と無関係にパターン精度を維持できるため高密度ＩＣの
パターニングに適している。しかし、形成工程が複雑な
こともあってパターンに欠陥が生しやすくその改善が望
まれている。
第５図は従来の多層レジストを用いたパターン形成工程
を説明するための断面図である。同図（ａ）に示すよう
に、半導体基板１上にパターニングすべき薄膜例えば前
照２を形成し、この上にまず有機樹脂からなる下層レジ
スト膜３を塗布する。酎膜２の表面に存在する凹凸（図
示せず）は、下層レジスト膜３の膜厚を充分厚くするこ
とによって平坦化する。次に、この平坦化された下層レ
ジスト膜３上に薄くかつ均一な金属樹脂膜からなる中間
層ＳＯＧ （スピンオングラス）膜４、有機樹脂からな
る上層レジスト膜５を順次塗布する。ついで同図（ｂ）
に示すように、通常のフォトリソグラフィにより上層レ
ジスト膜パターン５′を形成する。
を説明するための断面図である。同図（ａ）に示すよう
に、半導体基板１上にパターニングすべき薄膜例えば前
照２を形成し、この上にまず有機樹脂からなる下層レジ
スト膜３を塗布する。酎膜２の表面に存在する凹凸（図
示せず）は、下層レジスト膜３の膜厚を充分厚くするこ
とによって平坦化する。次に、この平坦化された下層レ
ジスト膜３上に薄くかつ均一な金属樹脂膜からなる中間
層ＳＯＧ （スピンオングラス）膜４、有機樹脂からな
る上層レジスト膜５を順次塗布する。ついで同図（ｂ）
に示すように、通常のフォトリソグラフィにより上層レ
ジスト膜パターン５′を形成する。
上層レジスト膜５を前述のように薄くかつ均一な膜厚と
することにより高精度のパターニングが可能である。つ
いで同図（Ｃ）に示すように、上層レジスト膜パターン
５′をマスクにし０２系ガスを流して反応性イオンエツ
チング（ＲＩＥ）を行い中間層ＳＯＧ膜パターン４′を
形成する。ついで上層レジスト膜パターン５′及び中間
層ＳＯＧ膜パターン４′をマスクにして弗素系ガスを流
してＲＩＥ法により下層レジスト膜３のエツチングを行
う。
することにより高精度のパターニングが可能である。つ
いで同図（Ｃ）に示すように、上層レジスト膜パターン
５′をマスクにし０２系ガスを流して反応性イオンエツ
チング（ＲＩＥ）を行い中間層ＳＯＧ膜パターン４′を
形成する。ついで上層レジスト膜パターン５′及び中間
層ＳＯＧ膜パターン４′をマスクにして弗素系ガスを流
してＲＩＥ法により下層レジスト膜３のエツチングを行
う。
上記エツチング工程では、上層レジスト膜５と下層レジ
スト膜３はＣ，Ｈを含む同種の有機樹脂膜であるためエ
ツチングの選択性がない。しかもパターン精度向上のた
め上層レジスト膜パターン５′の膜厚は前述したように
下層レジスト膜３の膜厚に比べて通常はかなり薄く設定
する。そのため同図（ｄ）に示すように上層レジスト膜
パターン５′がエツチング除去されて中間層ＳＯＧ膜パ
ターン４′の表面が露出したときにはまだ下層レジスト
膜３のエンチングは終了せず、残／ＪＨ＃、厚りが存在
することになる。
スト膜３はＣ，Ｈを含む同種の有機樹脂膜であるためエ
ツチングの選択性がない。しかもパターン精度向上のた
め上層レジスト膜パターン５′の膜厚は前述したように
下層レジスト膜３の膜厚に比べて通常はかなり薄く設定
する。そのため同図（ｄ）に示すように上層レジスト膜
パターン５′がエツチング除去されて中間層ＳＯＧ膜パ
ターン４′の表面が露出したときにはまだ下層レジスト
膜３のエンチングは終了せず、残／ＪＨ＃、厚りが存在
することになる。
その後、さらに中間層５ＯＧＩ模パターン４′をマスク
にして下層レジスト膜のり曳り膜厚１１のエツチングを
行うと、同図（ｅ）に示すように下層レジスト膜パター
ン３′が形成される。しかる後、下層レジスト膜パター
ン３′をマスクにしてＡＩ膜２をエツチングする。
にして下層レジスト膜のり曳り膜厚１１のエツチングを
行うと、同図（ｅ）に示すように下層レジスト膜パター
ン３′が形成される。しかる後、下層レジスト膜パター
ン３′をマスクにしてＡＩ膜２をエツチングする。
〔発明が解決しようとする課題］
しかしながら実際に上記の方法を用いた場合、第５図（
ｅ）に示したように、ＡＩ膜膜上上下層レジスト膜の残
滓７が観測される。その原因は以下のように考えられる
。即ち、第５図（ｄ）に見られるように、中間層ＳＯＧ
膜パターン４′をマスクにして下層レジスト膜３をＲＩ
Ｅ法によりエツチングすに際、基板側に存在するセルフ
バイアスによりプラズマ中のイオンが基板に向かって加
速され、金属樹脂からなる中間層ＳＯＧ膜中のＳｉある
いはＳｉ酸化物がスパッタされ、その結果生したＳＯＧ
膜の残滓６がエツチング途中の下層レジストｎＭ３の表
面に被着し、これがマスクとなって下層レジスト膜の残
滓７が残るものである。このような残滓は次に下層レジ
スト膜パターン３′をマスクにして＾１膜２のパターニ
ングを行う際、へ１１９に対するエツチングのマスクと
して機能し、その結果、Ａ１膜パターンに欠陥が生しる
。
ｅ）に示したように、ＡＩ膜膜上上下層レジスト膜の残
滓７が観測される。その原因は以下のように考えられる
。即ち、第５図（ｄ）に見られるように、中間層ＳＯＧ
膜パターン４′をマスクにして下層レジスト膜３をＲＩ
Ｅ法によりエツチングすに際、基板側に存在するセルフ
バイアスによりプラズマ中のイオンが基板に向かって加
速され、金属樹脂からなる中間層ＳＯＧ膜中のＳｉある
いはＳｉ酸化物がスパッタされ、その結果生したＳＯＧ
膜の残滓６がエツチング途中の下層レジストｎＭ３の表
面に被着し、これがマスクとなって下層レジスト膜の残
滓７が残るものである。このような残滓は次に下層レジ
スト膜パターン３′をマスクにして＾１膜２のパターニ
ングを行う際、へ１１９に対するエツチングのマスクと
して機能し、その結果、Ａ１膜パターンに欠陥が生しる
。
以上のようなパターンの欠陥を低減するためには、基板
側のセルフバイアスを下げて中間層ＳＯＧ膜がスパッタ
されること自体を防くか、あるいは中間層ＳＯＧ膜パタ
ーン４′の表面が露出しないように上層レジスト膜５の
膜厚を厚くすればよい。しかし一方、前に述べたように
」二層レジスト膜５を通常のフォトリソグラフィで正確
にパターニングするためにはその膜厚を出来るだけ薄く
する必要がある。即ち、パターンの欠陥を少なくするこ
ととパターニング精度を向上させることとは上層レジス
Ｉ−膜の膜厚に相反する条件を課すものであるが、従来
は上層レジスト膜の膜厚は経験的に決められ、最適化さ
れていなかった。
側のセルフバイアスを下げて中間層ＳＯＧ膜がスパッタ
されること自体を防くか、あるいは中間層ＳＯＧ膜パタ
ーン４′の表面が露出しないように上層レジスト膜５の
膜厚を厚くすればよい。しかし一方、前に述べたように
」二層レジスト膜５を通常のフォトリソグラフィで正確
にパターニングするためにはその膜厚を出来るだけ薄く
する必要がある。即ち、パターンの欠陥を少なくするこ
ととパターニング精度を向上させることとは上層レジス
Ｉ−膜の膜厚に相反する条件を課すものであるが、従来
は上層レジスト膜の膜厚は経験的に決められ、最適化さ
れていなかった。
そこで本発明はバクーン欠陥が少なくかつ高精度の多層
樹脂膜パターンを形成する方法を提供することを目的と
する。
樹脂膜パターンを形成する方法を提供することを目的と
する。
上記課題の解決は、薄膜の形成された基板上に下層有機
樹脂膜、中間層金属樹脂膜、上層有機樹脂膜を順次形成
し、ついでフォトリソグラフィにより上層有機樹脂膜パ
ターンを形成し、ついで該上層有機樹脂膜パターンをマ
スクとしてドライエツチングを行い中間層金属樹脂膜パ
ターンを形成し、ついで該上層有機樹脂膜パターン及び
該中間層金属樹脂膜パターンをマスクとしてドライエ・
ノチングを行い下層有機樹脂膜パターンを形成し、該下
層有機樹脂膜パターンをマスクとして該薄膜をエツチン
グする工程を有する半導体装置の製造方法であって、該
上層有機樹脂膜パターン及び該中間層金属樹脂膜パター
ンをマスクとして該下層有機樹脂膜をドライエツチング
する過程で、該上層有機樹脂膜パターンがエツチング除
去され該中間層金属樹脂膜パターンの表面が露出したと
き、該下層有機樹脂膜の残り膜厚が１μｍを越えないよ
うに該上層有機樹脂膜の膜厚を設定したことを特徴とす
る半導体装置の製造方法、あるいは、薄膜の形成された
基板上に下層有機樹脂）１り、中間層金属樹脂膜、上層
有機樹脂膜を順次形成し、ついでフォトリソグラフィに
より上層有機樹脂膜パターンを形成し、ついで該上層有
機樹脂膜パターンをマスクとしてドライエツチングを行
い中間層金属樹脂膜パターンを形成した後、該上層有機
樹脂膜パターン及び該中間層金属樹脂膜パターンをマス
クとして磁界を印加した反応性イオンエツチングを行い
下層有機樹脂膜パターンを形成するか、あるいは、該上
層有機樹脂膜パターン及び該中間層金属樹脂膜パターン
をマスクとしてドライエツチングを行うことによって該
上層有機樹脂膜パターンがエツチング除去され該中間層
金属樹脂膜バタンの表面が露出した後に、磁界を印加し
た反応性イオンエツチングを行い下層有機樹脂膜パター
ンを形成し、該下層有機樹脂膜パターン（３′）を０ マスクとして該薄膜（２）をエツチングする工程を有す
ることを特徴とする半導体装置の製造方法によって達成
される。
樹脂膜、中間層金属樹脂膜、上層有機樹脂膜を順次形成
し、ついでフォトリソグラフィにより上層有機樹脂膜パ
ターンを形成し、ついで該上層有機樹脂膜パターンをマ
スクとしてドライエツチングを行い中間層金属樹脂膜パ
ターンを形成し、ついで該上層有機樹脂膜パターン及び
該中間層金属樹脂膜パターンをマスクとしてドライエ・
ノチングを行い下層有機樹脂膜パターンを形成し、該下
層有機樹脂膜パターンをマスクとして該薄膜をエツチン
グする工程を有する半導体装置の製造方法であって、該
上層有機樹脂膜パターン及び該中間層金属樹脂膜パター
ンをマスクとして該下層有機樹脂膜をドライエツチング
する過程で、該上層有機樹脂膜パターンがエツチング除
去され該中間層金属樹脂膜パターンの表面が露出したと
き、該下層有機樹脂膜の残り膜厚が１μｍを越えないよ
うに該上層有機樹脂膜の膜厚を設定したことを特徴とす
る半導体装置の製造方法、あるいは、薄膜の形成された
基板上に下層有機樹脂）１り、中間層金属樹脂膜、上層
有機樹脂膜を順次形成し、ついでフォトリソグラフィに
より上層有機樹脂膜パターンを形成し、ついで該上層有
機樹脂膜パターンをマスクとしてドライエツチングを行
い中間層金属樹脂膜パターンを形成した後、該上層有機
樹脂膜パターン及び該中間層金属樹脂膜パターンをマス
クとして磁界を印加した反応性イオンエツチングを行い
下層有機樹脂膜パターンを形成するか、あるいは、該上
層有機樹脂膜パターン及び該中間層金属樹脂膜パターン
をマスクとしてドライエツチングを行うことによって該
上層有機樹脂膜パターンがエツチング除去され該中間層
金属樹脂膜バタンの表面が露出した後に、磁界を印加し
た反応性イオンエツチングを行い下層有機樹脂膜パター
ンを形成し、該下層有機樹脂膜パターン（３′）を０ マスクとして該薄膜（２）をエツチングする工程を有す
ることを特徴とする半導体装置の製造方法によって達成
される。
パターンに欠陥が生じる原因は第５図（ｄ）に見られる
ように、金属樹脂からなる中間層ＳＯＧ膜パターン４′
がスパッタされてその残滓６が有機樹脂からなる下層レ
ジスト膜３の残り膜厚り上に付着することに起因してい
る。従って下層レジスト膜の残り膜厚が薄いほど中間層
ＳＯＧ膜のスパッタ時間が短くなり、その残滓は少なく
なると考えられる。本発明者は下層レジスト３の残り膜
厚に対して中間層ＳＯＧ膜の残滓密度がどのように変化
するかについて実験を行った結果、第２図に示すような
データを得た。同図によれば、下層レジスト膜の残り膜
厚が１ｐＩ１１以上を越えると中間層ＳＯＧ膜の残滓密
度が急激に増加することを示している。
ように、金属樹脂からなる中間層ＳＯＧ膜パターン４′
がスパッタされてその残滓６が有機樹脂からなる下層レ
ジスト膜３の残り膜厚り上に付着することに起因してい
る。従って下層レジスト膜の残り膜厚が薄いほど中間層
ＳＯＧ膜のスパッタ時間が短くなり、その残滓は少なく
なると考えられる。本発明者は下層レジスト３の残り膜
厚に対して中間層ＳＯＧ膜の残滓密度がどのように変化
するかについて実験を行った結果、第２図に示すような
データを得た。同図によれば、下層レジスト膜の残り膜
厚が１ｐＩ１１以上を越えると中間層ＳＯＧ膜の残滓密
度が急激に増加することを示している。
以上のことから、下層レジスト膜の残り膜厚がｌｌ１ｍ
を越えないように上層レジスト膜の膜厚を設定すること
によりパターン欠陥密度を小さくすることができ、同時
にパターン精度の劣化をも最小限に抑えることが可能と
なることがわかる。
を越えないように上層レジスト膜の膜厚を設定すること
によりパターン欠陥密度を小さくすることができ、同時
にパターン精度の劣化をも最小限に抑えることが可能と
なることがわかる。
また、本発明者は中間層ＳＯＧ膜をＲＩＥ法によりエツ
チングする際、磁界を印加することによって中間層金属
樹脂膜の残滓密度が低減され、その結果パターン欠陥密
度が低減されることを見いだした。
チングする際、磁界を印加することによって中間層金属
樹脂膜の残滓密度が低減され、その結果パターン欠陥密
度が低減されることを見いだした。
第３図は磁界を印加するためのマグネットを有するＲＩ
Ｂ装置の要部断面図であり、１１はマグネット、１２は
高周波電極、１３は接地電極、１４はエツチングすべき
基板、１５は高周波電源である。同図には高周波電極１
２と接地電極１３の間にプラズマを発生させたときの電
極間の電位分布を示しており、基板１４には図中Ｖで示
したセルフバイアスが印加される。第４図には、上記Ｒ
ＩＥ装置に周波数１３゜５６ ＭＨｚの高周波電力２０
０ Ｗを印加したときの基板１４に加わるセルフバイア
スの磁界依存性を示したものである。同図から明らかな
ように、磁界を１ ２ 印加することによってセルフバイアスは低下する。
Ｂ装置の要部断面図であり、１１はマグネット、１２は
高周波電極、１３は接地電極、１４はエツチングすべき
基板、１５は高周波電源である。同図には高周波電極１
２と接地電極１３の間にプラズマを発生させたときの電
極間の電位分布を示しており、基板１４には図中Ｖで示
したセルフバイアスが印加される。第４図には、上記Ｒ
ＩＥ装置に周波数１３゜５６ ＭＨｚの高周波電力２０
０ Ｗを印加したときの基板１４に加わるセルフバイア
スの磁界依存性を示したものである。同図から明らかな
ように、磁界を１ ２ 印加することによってセルフバイアスは低下する。
即ち、磁界の印加はプラズマ中のイオンが基板側に加速
されて中間層ＳＯＧ膜パターンを衝撃し下層レジスト膜
の残り膜厚上に飛散することを防ぐ上で効果があり、中
間層５ＯＧ１９の残滓密度を減少させることができる。
されて中間層ＳＯＧ膜パターンを衝撃し下層レジスト膜
の残り膜厚上に飛散することを防ぐ上で効果があり、中
間層５ＯＧ１９の残滓密度を減少させることができる。
このような現象はＳＯＧ膜以外の金属樹脂膜を用いた場
合にも生じるものである。
合にも生じるものである。
第１図は本発明の実施例を示す工程断面図である。
同図（ａ）に示すように、半導体基板ｌ上にＡＩ膜２を
形成し、ついで有機樹脂からなる下層レジスト膜３とし
てノボラック系のポジ型レジストを２μｍ、金属樹脂か
らなる中間層ＳＯＧ膜４（例えば東京応化製ＯＣＤ ｔ
Ｖｐｅ ２）を０．３７ｆｆｉ、有機樹脂からなる上層
レジスト膜５としてノボラック系のポジ型レジストを１
．５７＋ｍ、順次塗布する。ついで同図（ｂ）に示すよ
うに、通常のフォトリソグラフィにより上層レジスト膜
パターン５′を形成する。ついで同図（Ｃ）に示すよう
に１、上層レジスト膜パターン５′をマスクにしてＲＩ
Ｅ法によりエツチングを行い、中間層ＳＯＧ膜パターン
４′を形成する。上記エツチングは０２ガスを３００３
ＣＣＭ流し、圧力を０゜０３ Ｔｏｒｒとし、周波数１
３．５６ ＭＨｚのＲＦ電力２００Ｗを印加して行った
。このエツチング工程においては、上層レジスト膜５の
エツチングも進行し、その結果、上層レジスト膜パター
ン５′の膜厚は１．０−となった。ついで上層レジスト
膜パターン５′及び中間１ｓｏｃ膜パターン４′をマス
クにして０２ガスに代えてＣＦ、ガスを用いたＲＩＥ法
により下層レジスト膜３のエツチングを行った。
形成し、ついで有機樹脂からなる下層レジスト膜３とし
てノボラック系のポジ型レジストを２μｍ、金属樹脂か
らなる中間層ＳＯＧ膜４（例えば東京応化製ＯＣＤ ｔ
Ｖｐｅ ２）を０．３７ｆｆｉ、有機樹脂からなる上層
レジスト膜５としてノボラック系のポジ型レジストを１
．５７＋ｍ、順次塗布する。ついで同図（ｂ）に示すよ
うに、通常のフォトリソグラフィにより上層レジスト膜
パターン５′を形成する。ついで同図（Ｃ）に示すよう
に１、上層レジスト膜パターン５′をマスクにしてＲＩ
Ｅ法によりエツチングを行い、中間層ＳＯＧ膜パターン
４′を形成する。上記エツチングは０２ガスを３００３
ＣＣＭ流し、圧力を０゜０３ Ｔｏｒｒとし、周波数１
３．５６ ＭＨｚのＲＦ電力２００Ｗを印加して行った
。このエツチング工程においては、上層レジスト膜５の
エツチングも進行し、その結果、上層レジスト膜パター
ン５′の膜厚は１．０−となった。ついで上層レジスト
膜パターン５′及び中間１ｓｏｃ膜パターン４′をマス
クにして０２ガスに代えてＣＦ、ガスを用いたＲＩＥ法
により下層レジスト膜３のエツチングを行った。
このエツチング工程では上層レジスト膜パターン５′も
同時にエツチングされ、中間層ＳＯＧ膜パターン４′の
表面が露出した時点では同図（ｄ）に示すように、下層
レジスト１ｌｉ３の残り膜厚は１．０７ｚｍとなった。
同時にエツチングされ、中間層ＳＯＧ膜パターン４′の
表面が露出した時点では同図（ｄ）に示すように、下層
レジスト１ｌｉ３の残り膜厚は１．０７ｚｍとなった。
さらに続けて中間層ＳＯＧ膜パターン４′をマスクにし
て下層レジスト膜３の残り膜厚りのエツチングを行うと
、同図（ｅ）に示すように下３ ４ 層レジスト膜パターン３′が形成される。
て下層レジスト膜３の残り膜厚りのエツチングを行うと
、同図（ｅ）に示すように下３ ４ 層レジスト膜パターン３′が形成される。
以上の実施例において、中間層ＳＯＧ膜パターン４′を
マスクとする下層レジス）・膜３のエツチングを行う際
、下層レジス１〜膜３の残り膜厚が１．０μｍを越えて
いないため第２図からも明らかなようにパターンの欠陥
を最小限に抑えることができる。
マスクとする下層レジス）・膜３のエツチングを行う際
、下層レジス１〜膜３の残り膜厚が１．０μｍを越えて
いないため第２図からも明らかなようにパターンの欠陥
を最小限に抑えることができる。
また、中間層ＳＯＧ膜パターン４′をマスクとして下層
レジスト膜３をＲＩＥ法によりエツチングする際、第３
図に示ずＲＩＥ装置を用い１００ガウスの磁界を印加す
ると、基板に加わるセルフバイアスは第４図に示すよう
に５００ Ｖから約１００ Ｖにまで低下し、その結果
、中間層ＳＯＧ膜の残滓密度を従来に比べて大幅に低減
することができた。
レジスト膜３をＲＩＥ法によりエツチングする際、第３
図に示ずＲＩＥ装置を用い１００ガウスの磁界を印加す
ると、基板に加わるセルフバイアスは第４図に示すよう
に５００ Ｖから約１００ Ｖにまで低下し、その結果
、中間層ＳＯＧ膜の残滓密度を従来に比べて大幅に低減
することができた。
この方法によれば、下層レジスト膜３の残り膜厚が１．
０μｍを越える場合にも、実用上問題の生しない程度に
中間層ＳＯＧ膜の残滓密度を減少さ−Ｉ！−ることがで
きる。さらに、磁界を印加したエツチングは上層レジス
ト膜パターン５′及び中間層Ｓ○Ｇ膜パターン４′をマ
スクとして下層レジスト膜３を形成する段階から用いる
こともできる。
０μｍを越える場合にも、実用上問題の生しない程度に
中間層ＳＯＧ膜の残滓密度を減少さ−Ｉ！−ることがで
きる。さらに、磁界を印加したエツチングは上層レジス
ト膜パターン５′及び中間層Ｓ○Ｇ膜パターン４′をマ
スクとして下層レジスト膜３を形成する段階から用いる
こともできる。
（発明の効果〕
以上のように本発明によれば下層レジスト膜の残り膜厚
」二への中間層ＳＯＧ膜の残滓の付着を最小限に抑える
ことができるため、欠陥の少ない高精度の多層レジスト
パターンを形成することが可能となる。
」二への中間層ＳＯＧ膜の残滓の付着を最小限に抑える
ことができるため、欠陥の少ない高精度の多層レジスト
パターンを形成することが可能となる。
第１図は本発明の実施例を示す工程断面図、第２図は下
層レジスト膜の残り膜厚と中間層ＳＯＧ膜残滓密度との
関係を示す図、 第３図はｔＥ装置の要部断面図、 第４図はセルフバイアスの磁界依存性を示す図、第５図
は従来例の問題点を示す工程断面図、である。 図において、 １ 番よ基板、 ２はＡ１膜、 ５ ６ ３は下層レジスト膜、 ３′は下層レジスト膜バクーン、 ４は中間層ＳＯＣ膜、 ４′は中間層ＳＯＣ膜パターン、 ５は上層レジスト膜、 ５′は上層レジスト膜パターン、 ６は中間層ＳＯＣ膜残滓、 ７は下層レジスト膜残滓、 １１はマグネット、 １２ば高周波電極、 １３は接地電極、 １４は基板、 １５は高周波電源、 ｈは下層レジスト膜の残り膜厚、 である。 鍔 少″ １０３− 特開平３−６６１１９（６） ワ Ｏ ０ ００ セルフバイγヌの磁界依育１１’ｌ：と示す間第４ 図 従来ブクリの間爬点と示す工程断面間 第 ５ 図 １０５−
層レジスト膜の残り膜厚と中間層ＳＯＧ膜残滓密度との
関係を示す図、 第３図はｔＥ装置の要部断面図、 第４図はセルフバイアスの磁界依存性を示す図、第５図
は従来例の問題点を示す工程断面図、である。 図において、 １ 番よ基板、 ２はＡ１膜、 ５ ６ ３は下層レジスト膜、 ３′は下層レジスト膜バクーン、 ４は中間層ＳＯＣ膜、 ４′は中間層ＳＯＣ膜パターン、 ５は上層レジスト膜、 ５′は上層レジスト膜パターン、 ６は中間層ＳＯＣ膜残滓、 ７は下層レジスト膜残滓、 １１はマグネット、 １２ば高周波電極、 １３は接地電極、 １４は基板、 １５は高周波電源、 ｈは下層レジスト膜の残り膜厚、 である。 鍔 少″ １０３− 特開平３−６６１１９（６） ワ Ｏ ０ ００ セルフバイγヌの磁界依育１１’ｌ：と示す間第４ 図 従来ブクリの間爬点と示す工程断面間 第 ５ 図 １０５−
Claims (2)
- （１）薄膜（２）の形成された基板（１）上に下層有機
樹脂膜（３）、中間層金属樹脂膜（４）、上層有機樹脂
膜（５）を順次形成し、ついでフォトリソグラフィによ
り上層有機樹脂膜パターン（５′）を形成し、ついで該
上層有機樹脂膜パターン（５′）をマスクとしてドライ
エッチングを行い中間層金属樹脂膜パターン（４′）を
形成し、ついで該上層有機樹脂膜パターン（５′）及び
該中間層金属樹脂膜パターン（４′）をマスクとしてド
ライエッチングを行い下層有機樹脂膜パターン（３′）
を形成し、該下層有機樹脂膜パターン（３′）をマスク
として該薄膜（２）をエッチングする工程を有する半導
体装置の製造方法であって、 該上層有機樹脂膜パターン（５′）及び該中間層金属樹
脂膜パターン（４′）をマスクとして該下層有機樹脂膜
（３）をドライエッチングする過程で、該上層有機樹脂
膜パターン（５′）がエッチング除去され該中間層金属
樹脂膜パターン（４′）の表面が露出したとき、該下層
有機樹脂膜（３）の残り膜厚が１μｍを越えないように
該上層有機樹脂膜（５）の膜厚を設定したことを特徴と
する半導体装置の製造方法。 - （２）薄膜（２）の形成された基板（１）上に下層有機
樹脂膜（３）、中間層金属樹脂膜（４）、上層有機樹脂
膜（５）を順次形成し、ついでフォトリソグラフィによ
り上層有機樹脂膜パターン（５′）を形成し、ついで該
上層有機樹脂膜パターン（５′）をマスクとしてドライ
エッチングを行い中間層金属樹脂膜パターン（４′）を
形成した後、該上層有機樹脂膜パターン（５′）及び該
中間層金属樹脂膜パターン（４′）をマスクとして磁界
を印加した反応性イオンエッチングを行い下層有機樹脂
膜パターン（３′）を形成するか、あるいは、該上層有
機樹脂膜パターン（５′）及び該中間層金属樹脂膜パタ
ーン（４′）をマスクとしてドライエッチングを行うこ
とによって該上層有機樹脂膜パターン（５′）がエッチ
ング除去され該中間層金属樹脂膜パターン（４′）の表
面が露出した後に、磁界を印加した反応性イオンエッチ
ングを行い下層有機樹脂膜パターン（３′）を形成し、
該下層有機樹脂膜パターン（３′）をマスクとして該薄
膜（２）をエッチングする工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203006A JPH0366119A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203006A JPH0366119A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366119A true JPH0366119A (ja) | 1991-03-20 |
Family
ID=16466773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203006A Pending JPH0366119A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366119A (ja) |
-
1989
- 1989-08-04 JP JP1203006A patent/JPH0366119A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821451B2 (en) | Dry etching method, microfabrication process and dry etching mask | |
| JPH09321023A (ja) | 金属配線の形成方法 | |
| US6689283B2 (en) | Dry etching method, microfabrication process and dry etching mask | |
| JPS63236319A (ja) | 半導体装置の製造方法 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH08329419A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0458167B2 (ja) | ||
| JPS646542B2 (ja) | ||
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPS59128540A (ja) | フオトマスク | |
| JPS6013318A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH01274430A (ja) | 薄膜のパターニング方法 | |
| JP2001287199A (ja) | マイクロ構造体及びその製造方法 | |
| JPH01204207A (ja) | 薄膜磁気ヘツドの製造法 | |
| JPH0789535B2 (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPS62114236A (ja) | 半導体装置用目合せパタ−ン | |
| JPH01101634A (ja) | パターン形成方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH06237136A (ja) | 電子部品素子の製造方法 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JPH04364726A (ja) | パターン形成方法 |