JPH036628A - 自己診断回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、信号処理回路システムにおける自己診断回路
に関する。

従来の技術 近年、ＬＳＩ技術の進歩に伴って音声・映像のディジタ
ル処理化が急速に進み、ディジタル伝送及び記録再生で
きる音声・・映像機器の普及も始まった。

機器及びシステムのディジタル化が進み、回路規模が大
きく複雑になればなるほど、既にコンピュータ機器等で
取り入れられている故障チエツクのための自己診断機能
が必要となる。

しかしながらコンピュータにおける自己診断機能と音声
・映像機器におけるそれとは、若干考え方が異なる。コ
ンピュータの場合は、予め定められた数百程度の命令セ
ットが、支障なく実行できるようにメモリ及びディスク
等の周辺装置を含めたハードウェア及びソフトウェアの
チエツクを行なうが、後者の場合は、連続するランダム
で膨大なデータの流れに対して、定められた実働作のタ
イミングで正しく演算処理等がなされ、最終の音声・映
像出力のデータに対して支障がないかどうか、漏れなく
チエツクし、故障箇所を示さなければならない。

従来用いられている方法を第４図に示す。図中、４１は
信号入力端子、４２は送信及び記録（以降、記録を省略
）画信号処理回路、４３は伝送及び記録再生（以降、記
録再生を省略）システム系、４４は受信及び再生（以降
、再生を省略）画信号処理回路、４５は送信側のフィー
ルドメモリ、４６は受信側のフィールドメモリ、４７は
自己診断に用いる入力信号に対するデイレ−メモリ、４
８は一致検出回路、４９は信号出力端子、５０は一致信
号出力端子である。

簡単に動作説明を行うと、ディジタル化データ信号が端
子４１から時系列順に入力され、送信側信号処理回路４
２ではフィールドメモリ４５との書き込み読み出しを通
じてフィールド単位での送信フォーマットを構成する信
号処理を行う。送信信号は伝送システム系４３を経た後
、再び受信（１１１１信号処理回路４４に入力される。

受信側では送信側と逆の操作をフィールドメモリ４６と
のやり取りを経て、元の時系列の入力信号に復元し、端
子４８より出力する。上記の系においては、入出力信号
の時間差はフィールドメモ１Ｊ４５．−４６への書き込
み読み出しをそれぞれ２回行うため、少なくとも２フイ
一ルド以上発生する。

この信号処理ンステムにおいて、出力信号が元の入力信
号と全く同一かどうか検証しようとすると、２フイ一ル
ド以上の容量のデイレ−メモリ４７で入力信号を遅らせ
、一致検出回路４８で受信側出力信号との一致を見て、
結果を端子５０から出力することにより実現できる。

発明が解決しようとする課題 しかしながら、前記の構成の場合、送信（記録）データ
と受信（再生）データをタイミングをとって照合するた
めに、膨大な容量のメモリを必要とし、コストの面を考
えても、全ての用途に適用できるわけではない。更に、
機器の小型化、低廉化を実現するために、これらの自己
診断機能をＬＳＩ内部に取りむことは、現状では技術的
にも困難である。

本発明の課題は、上記の問題を克服し、ＬＳＩ化可能な
小規模な回路構成により、自己診断機能を実現する点に
ある。

課題を解決するための手段 本発明は、人力信号列に対して演算及び時系列の変換等
の信号処理を行った結果を送信し、受信時には検出信号
を逆演算及び元の時系列への逆変換等の信号処理により
前記入力信号列を復元する信号処理回路システムにおい
て、前記送信（記録）側及び受信（再生）側の信号処理
回路をそれぞれ複数のブロックに分割し、前記ブロック
毎に前記送信側ブロックの出力と前記受信側ブロックの
入力との間を短絡する短絡経路を設けると共に、前記送
信側回路ブロックの入力信号列から逐次誤り検査符号を
生成する検査符号生成手段と、生成された前記誤り検査
符号を一旦蓄積するバッファ手段と、前記送信側回路ブ
ロックに該当する受信信号ブロックの出力信号と前記生
成された誤り検査符号とから誤り検出を行う誤り検出手
段とを具備することを特徴とするものである。

作用 前記の構成により、本発明では、信号処理回路システム
の短絡経路より上流側の受信側信号処理回路の出力信号
と送信側信号処理回路の入力信号から生成された誤り検
査符号との誤り検出の結果、誤りがなければ、その短絡
経路より上流側の、診断対象の回路システムは正常動作
していると判定でき、誤りが検出されれば、回路ブロッ
ク毎に故障箇所の推定が可能となる。

実施例 第１図は本発明の一実施例による自己診断回路を含む信
号処理回路システムの構成図である。

同図において、１はディジタル化された音声あるいは、
映像信号の入力端子、２．・・・、２１．・・・２ｎは
ｎ個の送信（記録）画信号処理回路の各ブロックであっ
て、各ブロックは処理機能毎に分けられており、例えば
ブロック２は入力処理回路、ブロック２１は伝送中の誤
りを訂正するための検査符号の生成処理回路、ブロック
２ｎは伝送路に適した信号形態で送信するための変調処
理回路である。従って、入力端子１に入力された音声あ
るいは、映像信号は、ｎ個の送信（記録）画信号処理回
路の各ブロックを信号処理を受けながら順に転送される
。３は伝送（記録再生）系システム、４、・・・、４１
．・・・、４ｎはｎ個の受信（再生）画信号処理回路の
各ブロックであって、送信側と全く同様に対を成して、
処理機能毎に分割されている。例えば先はどの例に対応
して、プロ・ツク４ｎは復調処理回路、ブロック４１は
誤り訂正処理回路、４は出力処理回路であり、受信信号
はｎ個のブロックの間を信号処理を受けながら順に転送
される。ここで、送信側信号処理回路の各ブロック２、
・・・、２１．・・・＋２ｎと受信側信号処理回路の各
ブロック４．・・・、４１．・・・、４ｎの各々の入出
力は全く同一とまではいかなくとも、はぼ同一で共通す
る所がかなりの部分をしめるようにブロック分けしであ
るものとする。言い替えれば伝送系３を経る経路以外に
、短絡経路を各ブロック間に設けてバイパスを行うこと
ができ、伝送系３を経由した場合でも、バイパスを経由
した場合でも、最終の出力信号は変わらないものが得ら
れる構成になっている。５．・・・、５１．・・・、５
ｎは前記送信側信号処理回路の各ブロック２．・・・、
２１．・・・２ｎと、受信側信号処理回路の各ブロック
４．・・・４１＋　　・・・＋４ｎとの、各ブロック毎
の短絡経路中に設けた自己診断回路の各ブロックであっ
て、各ブロックは同一構成のため、ブロック５を代表し
てその詳細を図示している。

次に、自己診断回路５について詳細に説明する。

自己診断回路５は、入力信号列から自己診断のための検
査符号を生成する検査符号生成回路６、生成された査符
号を蓄えるバッファ手段であるバッファメモリ７、自己
診断動作のタイミング信号を供給するタイミング生成回
路８、自己診断対象の信号処理ブロックでの信号処理結
果と生成された誤り検査符号とから誤り検出を行う誤り
検出回路９、自己診断の対象となった場合、対象ブロッ
クより上流側をバイパスする短絡スイッチ１０から構成
される。１１．・・・＋１１ｉ＋　　・・・、１１ｎは
自己診断回路５１　　・・・、５１．・・・、５ｎの各
ブロック毎に設けられた故障判別信号の出力端子、１２
は音声あるいは、映像信号の出力端子であり、入力信号
と同一の信号が復元される。

第２図は本発明の他の一実施例による自己診断回路を含
む信号処理回路システムの構成図である。

図中、第１図と共通のものは同一番号を付し説明を省略
するが、１３は送信側信号処理回路２゜・・・　２１．
・・・、２ｎのいずれかの出力を選択して自己診断回路
５の入力とする送信側マルチプレクサ、１４は受信側信
号処理回路の各ブロック４゜・・・、４１．・・・、４
ｎのいずれかを選択して自己診断回路５の入力とする受
信側マルチプレクサであって、マルチプレクサ１３．１
４は何れも一つの自己診断回路５を時分割処理によって
使用するためのものである。１５は時分割で実施される
複数の回路ブロックの自己診断結果から故障箇所を判別
する故障判別回路、１６は故障判別信号の出力端子であ
る。

第３図は本発明の一実施例による動作説明を行うタイミ
ングチャート図で、入力信号列及び自己診断用に生成さ
れる検査符号を（Ａ）、　　（Ｂ）の各個について示す
。

次に、動作説明に移ると、第１図に示す信号処理システ
ムの動作は、端子１からの時系列のディジタル化映像・
音声信号は先ず、最初の回路ブロックである送信側信号
処理回路２に入力され、以降・・・、２１．・・・＋　
　２ｎの各ブロックを順に転送され、送信側信号処理が
実施される。ここでの信号処理内容さしては、例えば送
信信号の順序を入れ替えるインタリーブ処理、伝送中の
誤りを検出・訂正するための誤り検出・訂正符号の生成
付加等が一般的な例であり、それぞれ所定の信号形式へ
の変換が各回路ブロックで実行される。

伝送系３を経て再び受信側信号処理回路４ｎに入力され
た受信信号は送信側と逆の操作を順に受けて、最終的に
は端子１２から元の入力信号と同一の信号を復元し、出
力する。例えば、ディンタリーブ処理や、誤り検出・訂
正等の処理を行う。

この時、任意の送信側信号処理回路２ｊの入力信号と、
これに対応する任意の受信側信号処理回路４ｊの出力信
号は、全く同一とまでは行かなくとも大部分が共通する
ように信号処理回路のブロック分けがなされているもの
とする。例えば送信側信号処理回路２１が誤り訂正信号
の生成・付加を行うものであれば、これに対応する受信
側信号処理回路４１は誤り訂正機能をもち、送信側信号
処理回路２ｎが変調回路であれば、受信側信号処理回路
４ｎは復調回路であるとする。但し、上記の通常動作時
は任意の自己診断回路５の中の短絡スイッチ１０は何れ
も開いた状態にあるものとする。

本発明による故障検出のための自己診断モードでは、上
記の信号処理システムの正常動作が確実に行なわれてい
ることを検証するために、以下に述べる方法でこれを行
なう。即ち、本発明では各信号処理回路ブロック毎に自
己診断回路を含む短絡経路を設け、前記自己診断回路に
より、入出力信号が検証対象部分において一散している
か否かの判別を行う。

短絡経路中に設けられた自己診断回路５の内部では、先
ず短絡スイッチ１０は閉じられ、端子１からの入力信号
に対して、検査符号生成回路６では予め定められた生成
多項式に基づいて検査符号の生成が実施される。この場
合用いられる検査符号としては、特に限定しないが、周
知の短縮化巡回符号（ＣＲＣＣ）を用いれば、長いデー
タ長に対しても誤り検出能力は高く、回路構成も巡回型
のレジスタ等の比較的簡単な構成を用いて実現できる。

またこれも周知のパリティ符号を用いれば誤り検出能力
は低いが、最も簡単な回路（＋が成と少ない検査符号を
蓄える場合、最も少ないビット容量で実現できる。

第３図には入力信号列に対して、検査符号を生成するタ
イミングを示すが、（Ａ）の場合は逐次入力されるブロ
ック化された入力データ及びデータに付加されたパリテ
ィ符号に対してブロック単位で検査符号を生成する様子
を示し、（Ｂ）の場合は入力データとパリティ符号に対
し異なる検査符号を生成する場合を示しである。またブ
ロック単位で検査符号を生成するのではなく、複数ブロ
ック単位で生成を行っても良く、検出能力は低下するが
、メモリ容量は節約できる。

生成された検査符号は−Ｈバッファメモリ７に蓄えられ
、必要に応じて読み出され、入力信号列に対して検査符
号の生成を続行する。これらの操作はタイミング生成回
路８からバッファメモリ７に供給されるアドレス信号や
、検査符号生成回路６に供給される入力信号列の検証対
象部分だけを抜き出し、検査符号を生成するタイミング
信号により制御される。

一方、送信側信号処理回路２で処理された信号は、スイ
ッチ１０を通過して、受信側信号処理回路４に直ちに入
力される。受信側信号処理回路４では送信側と逆の処理
を行って端子１２に出力する。また、受信側信号処理回
路４で処理された出力に対してタイミングを合わせて、
バッファメモリ７からは、検査符号生成回路で生成され
た誤り検査符号をタイミング生成回路８の供給する読み
出しアドレスに従って読み出し、共に誤り検出回路９に
入力する。

誤り検出回路９では、検査符号生成回路６と同一の生成
多項式により誤り検出を行うため、検査符号を生成した
検証対象となる区間に限って、受信側信号処理回路４の
出力が元の送信側信号処理回路２の入力信号と同一であ
れば、誤りは検出されず、送信側、受信側の何れかの回
路に故障が発生しており出力信号が同一でなければ、誤
りが検出される仕組みとなっている。この時、タイミン
グ生成回路８からは、検査対象区間のゲート信号が誤り
検出回路９に供給される。誤り検出結果の一致不一致信
号は端子工１より出力され、この図には図示していない
が、最終的には表示装置等を用いて使用者へ故障箇所を
通知する。

また、細部の故障箇所の特定のためには、検査符号の生
成系列を、例えば回路機能毎等に細分化する手法が有効
である。即ち、第３図（Ｂ）に示したように、データと
パリティ符号を異なる検査符号系列の構成にしておき、
パリティ部分にのみ誤りが検出された場合は、誤り検出
・訂正符号の生成及び検出・訂正処理に関連する信号処
理の部分に故障の可能性が高いことを示せる。また、パ
ラレルデータの各ビット毎に異なる検査符号系列を与え
、パラレルデータの特定のビットのみに異常が示される
時は、そのビットラインに断線等の故障が発生している
ことを検出することもできる。

上記の操作を、第１図の右手の方向に自己診断回路５．
・・・、５１．・・・＋　　５ｎにおいて、自己診断動
作時には内部の短絡スイッチ１０を順次閉じながら、繰
り返し進めて行けば、信号処理システムの全体について
故障箇所を特定できる。

第２図は第１図に示した実施例で自己診断回路を複数掴
持たずに、マルチプレクサ１３．１４で選択切り替えし
ながら検証対象をスキャンして行くもので、誤り検出結
果を故障判別回路１５で一旦記憶しておき、検出された
誤りパターンの組合せから故障箇所を特定する情報を予
めデコードしておけば、より効果的に故障判別が少ない
回路構成で実現できる。

以上述べた本発明の実施例では、信号処理回路を処理段
階毎に送信側と受信側の各々入出力信号がほぼ同一とな
るようにブロック分けし、ブロック間に設けた短絡経路
中に、入出力信号が同一か否かの検証手段として入力信
号列から誤り検査符号を発生させ、出力信号列と生成し
た誤り検査符号とから誤り検出を行うことにより、故障
検出のための自己診断機能を効率よく実現できる。更に
、自己診断回路５内部の検査符号を一時的に蓄えるバッ
ファメモリ７も小容量のものですみ、自己診断回路５を
信号処理ＬＳＩの一部分として内部に取り込むことは十
分可能である。

発明の効果 本発明では以上述べた構成により、従来方法である大容
量のデイレ−メモリを用いて入出力信号を比較検証する
場合に比べ、故障箇所の推定を簡単な論理で効率良く実
現できる。

更に、故障箇所を検出するための手段としての自己診断
回路５をＬＳＩ化に適した小規模の回路構成で実現でき
、信号処理システムの小型低価格化にその効果は大きい
。

【図面の簡単な説明】

第１図は本発明の一実施例による信号処理回路の構成図
、第２図は本発明の他の一実施例による信号処理回路の
構成図、第３図は本発明の一実施例による信号処理のタ
イミング図、第４図は従来例の構成図である。 ２・・・送信側信号処理回路、　　４・・・受信側信号
処理回路、　　５・・・自己診断回路、　　６・・・検
査符号生成回路、　　７・・・バッファメモリ、　　９
・・・誤り検出回路、　　１３，１４・・・マルチプレ
クサ。

Claims (1)

【特許請求の範囲】
1. 入力信号列に対して演算及び時系列の変換等の信号処理
   を行なった結果を送信し、受信時には検出信号を逆演算
   及び元の時系列への逆変換等の信号処理により前記入力
   信号列を復元する信号処理回路システムにおいて、前記
   送信側及び受信側の信号処理回路をそれぞれ複数のブロ
   ックに分割し、前記ブロック毎に前記送信側ブロックの
   出力と前記受信側ブロックの入力との間を短絡する短絡
   経路を設けると共に、前記送信側回路ブロックの入力信
   号列から逐次誤り検査符号を生成する検査符号生成手段
   と、生成された前記誤り検査符号を一旦蓄積するバッフ
   ァ手段と、前記送信側回路ブロックに該当する受信信号
   ブロックの出力信号と前記生成された誤り検査符号とか
   ら誤り検出を行う誤り検出手段とを具備することを特徴
   とした自己診断回路。