JPH036663B2 - - Google Patents

Info

Publication number
JPH036663B2
JPH036663B2 JP60254330A JP25433085A JPH036663B2 JP H036663 B2 JPH036663 B2 JP H036663B2 JP 60254330 A JP60254330 A JP 60254330A JP 25433085 A JP25433085 A JP 25433085A JP H036663 B2 JPH036663 B2 JP H036663B2
Authority
JP
Japan
Prior art keywords
lead
manufacturing
pad portion
etching
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60254330A
Other languages
English (en)
Other versions
JPS62114254A (ja
Inventor
Katsufusa Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP60254330A priority Critical patent/JPS62114254A/ja
Priority to US06/875,134 priority patent/US4704187A/en
Publication of JPS62114254A publication Critical patent/JPS62114254A/ja
Publication of JPH036663B2 publication Critical patent/JPH036663B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、リードフレームの製造方法に関す
る。
［従来の技術］ IC、LSI等の半導体装置は、半導体集積回路を
第１図に示すようなリードフレームのパツド１に
搭載し、この半導体集積回路の端子とリードフレ
ームのインナーリード２とを金線あるいはアルミ
線のポンデイングにより接続し、更にこれらを樹
脂やセラミツクで封入することにより製造されて
いる。
なお、第１図においては、３はアウターリー
ド、４，５はサイドレール、６ａおよび６ｂはタ
イバー（ダムバー）、７はサポートバーである。
従来、かかるリードフレームを製造する方法と
しては、エツチングによつて製造する方法と、リ
ードフレーム打抜用金型を用いたプレス加工によ
つて製造する方法とがある。
［発明が解決しようとする問題点］ 前者の製造方法は、インナーリード２の先端部
分における微細な加工には適しているが、エツチ
ング液が劣化するとエツチング液を交換しなけれ
ばならず、製造コストが高くなるという問題点が
ある。
一方、後者の製造方法は、製造コストを安くす
ることができるが、微細な加工を行なう場合に
は、抜きかす上がりに伴う金型の破損および金型
製作の困難性等の問題があり、また、製品の精度
も前者の製造方法よりも劣る。また、最近、多様
化が進み小量多品種の傾向が強いが、品種ごとに
金型をつくらなければならず、これがコストの高
騰の原因となつていた。
本発明は上記問題点を解消することができるリ
ードフレームの製造方法を提供する事を目的とす
る。
［問題点を解決するための手段］ 本発明によれば、半導体素子を載置すべきパツ
ド部と、該パツド部から放射状に延びる多数のイ
ンナーリードと、該インナーリードの端縁を一体
的に接続すると共に、該パツド部と所定の距離を
隔ててパツドの周辺と平行に延びるタイバーと、
各インナーリードの端縁から外方に伸長するアウ
ターリードを備えたリードフレームの製造方法に
おいて、パツド部およびインナーリードはエツチ
ング法により成形しアウターリードはプレス法に
より形成するようにしている。
［作用］ すなわち、リードフレームのインナーリードを
エツチングによつて形成することによりインナー
リード先端部における微細な加工を用容易にする
とともに高精度化を達成し、比較的粗い加工を伴
うアウターリードをプレス加工によつて形成する
ことにより、プレス加工を容易にし、かつ、エツ
チングのみに比べてエツチング液の劣化を遅く
し、製造コストを安くする。
［実施例］ 以下、本発明を添付図面を参照して詳細に説明
する。
第１図はデユアルインライン形のリードフレー
ムの拡大平面図である。このリードフレームは、
半導体集積回路を搭載するパツド１、40本のイン
ナーリード２およびアウターリード３、２本のサ
イドレール４，５、各リード間を結び、樹脂モー
ルドの際にモールド部から樹脂が流出するのを防
止するタイバー６ａ，６ｂおよびパツド１を支持
するサポートバー７から構成されている。
上記リードフレームを製造する場合、エツチン
グによる加工工程と、プレスによる加工工程の２
つの加工工程を用いている。すなわち、サイドレ
ール４，５およびタイバー６ａ，６ｂによつて囲
まれるパツド１を含む領域１０における加工（パ
ツド１，インナーリード２、サポートバー７の形
成）は、エツチングによつて行なう。一方上記エ
ツチング領域１０以外の部分の加工（アウターリ
ード３の形成）は、その加工専用の金型を用いた
プレス加工によつて行なう。
これら２つの工程は、いずれを先に行なうよう
にしてもよいが、プレス加工工程→メツキ工程→
エツチング工程の順に行なうようにした場合に
は、メツキ工程でのハンドリングに際してインナ
ーリード先端の微小部分のひつかかりが生じない
という効果がある。
第２図はクワツド（QUAD）形のリードフレ
ームの拡大平面図である。このタイプのリードフ
レームも前記の場合と同様にタイバー１６ａ，１
６ｂ，１６ｃ，１６ｄによつて囲まれる領域２０
における加工すなわちインナーリード部の形成は
エツチングによつて行ない、このエツチング領域
２０以外の部分の加工、すなわちアウターリード
部の形成は、プレスによつて行なう。
なお、上記エツチングっ領域１０および２０を
ひと回り小さくし、インナーリードの比較的粗い
加工部分はプレス加工するようにしてもよい。
［発明の効果］ 以上説明したように本発明によれば、エツチン
グのみによる場合に比べてその加工精度を同等に
維持でき、かつエツチング液の劣化が遅く、また
スクラツプ回収量が大きいため、製造コストを安
くすることができる。
また、金型で微小部分を打抜かないため、抜き
かす上がり等に起因する金型の破損が減少し、か
つ高速打抜きおよび多列同時打抜きが可能であ
る。
更に、アウターリードの形状はピン数が同じで
あればパターンはほぼ同一であるため、同一のア
ウターリード形成用金型で多品種のリードフレー
ムに対処することができるという効果がある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明を説明す
るために用いたリードフレームの拡大平面図であ
る。 １……パツド、２……インナーリード、３……
アウターリード、４，５……サイドレール、６
ａ，６ｂ，１６ａ，１６ｂ，１６ｃ，１６ｄ……
ダイバー、７……サポートバー、１０，２０……
エツチング領域。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体素子を載置すべきパツド部と、 前記パツド部から放射状に延びる多数のインナ
    ーリードと、 前記インナーリードの端縁を一体的に接続する
    と共に、前記パツド部と所定の距離を隔ててパツ
    ドの周縁と平行に延びるタイバーと、 前記各インナーリードの端縁から外方に伸長す
    るアウターリードとを備えたリードフレームの製
    造方法において、 前記パツド部および前記インナーリードをエツ
    チング法により成形するエツチング工程と、 前記アウターリードをプレス法により成形する
    プレス工程とを含むようにしたことを特徴とする
    リードフレームの製造方法。
JP60254330A 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法 Granted JPS62114254A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60254330A JPS62114254A (ja) 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法
US06/875,134 US4704187A (en) 1985-11-13 1986-06-17 Method of forming a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254330A JPS62114254A (ja) 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS62114254A JPS62114254A (ja) 1987-05-26
JPH036663B2 true JPH036663B2 (ja) 1991-01-30

Family

ID=17263503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254330A Granted JPS62114254A (ja) 1985-11-13 1985-11-13 リ−ドフレ−ムの製造方法

Country Status (2)

Country Link
US (1) US4704187A (ja)
JP (1) JPS62114254A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815191B2 (ja) * 1986-12-12 1996-02-14 新光電気工業株式会社 リ−ドフレ−ムの製造方法
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4845842A (en) * 1987-11-25 1989-07-11 National Semiconductor Corporation Process for reducing lead sweep in integrated circuit packages
US5004521A (en) * 1988-11-21 1991-04-02 Yamaha Corporation Method of making a lead frame by embossing, grinding and etching
JPH02228052A (ja) * 1989-02-28 1990-09-11 Nec Kyushu Ltd 半導体装置用リードフレームの製造方法
JP2667901B2 (ja) * 1989-03-02 1997-10-27 株式会社日立製作所 半導体装置の製造方法
US5063432A (en) * 1989-05-22 1991-11-05 Advanced Micro Devices, Inc. Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
JPH05102364A (ja) * 1991-10-11 1993-04-23 Rohm Co Ltd 電子部品用リードフレームの製造方法
JPH05251603A (ja) * 1992-03-05 1993-09-28 Hitachi Cable Ltd 複合リードフレーム
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
WO1994013015A1 (fr) * 1992-11-24 1994-06-09 Hitachi Construction Machinery Co., Ltd. Procede de production d'un cadre de montage
DE4429002A1 (de) * 1994-08-16 1996-02-22 Siemens Nixdorf Inf Syst Anschlußstiele für elektronische Bausteine mit flächigen Anschlußfeldern
AU2003255956A1 (en) * 2002-08-05 2004-02-25 Koninklijke Philips Electronics N.V. Method and apparatus for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method
US7192809B2 (en) * 2005-02-18 2007-03-20 Texas Instruments Incorporated Low cost method to produce high volume lead frames

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same
JPS5119970A (en) * 1974-08-12 1976-02-17 Nippon Electric Co Riidofureemuno seizohoho
JPS5946421B2 (ja) * 1977-07-01 1984-11-12 日本電気株式会社 半導体装置用リ−ドフレ−ム
JPS58173858A (ja) * 1982-04-06 1983-10-12 Tomoegawa Paper Co Ltd リ−ドフレ−ムの製造方法

Also Published As

Publication number Publication date
JPS62114254A (ja) 1987-05-26
US4704187A (en) 1987-11-03

Similar Documents

Publication Publication Date Title
JPH036663B2 (ja)
US5452635A (en) Apparatus for integrated circuit lead-frame punching
JPH0297048A (ja) リードフレーム
JP2700902B2 (ja) リードフレームの製造方法
JPH03296253A (ja) リードフレーム
JP2506417B2 (ja) 切断整形金型
KR0142941B1 (ko) 반도체 패키지의 리드포밍방법 및 그 포밍장치
JPS61156845A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH01111363A (ja) 半導体装置の製造方法
JPH02197158A (ja) リードフレームの製造方法
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JPS5921050A (ja) 半導体装置の製造方法
JPH01144661A (ja) リードフレームの製造方法
KR930007175Y1 (ko) P-dip 8리드 듀얼 idf 리드프레임
JPH02202045A (ja) リードフレームの製造方法
JPS6167250A (ja) リ−ドフレ−ム
JPH04324970A (ja) 半導体装置のリードフレームの製造方法
JPS634355B2 (ja)
JPH0464256A (ja) 半導体装置の製造方法
JPH0312956A (ja) Ｓｏｐ型リードフレーム
JPH0215661A (ja) 半導体装置のリード成形方法
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH02205061A (ja) リードフレーム
JPS63115355A (ja) 樹脂封止製品用リ−ドフレ−ム
JPH05190719A (ja) 多ピンリードフレームの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term