JPH0370367B2 - - Google Patents
Info
- Publication number
- JPH0370367B2 JPH0370367B2 JP56192292A JP19229281A JPH0370367B2 JP H0370367 B2 JPH0370367 B2 JP H0370367B2 JP 56192292 A JP56192292 A JP 56192292A JP 19229281 A JP19229281 A JP 19229281A JP H0370367 B2 JPH0370367 B2 JP H0370367B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- reactor
- common chamber
- carrying
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3408—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明はグローまたはアーク放電を利用したプ
ラズマ気相法（PCVDと以下いう）により、安定
して再現性のよい半導体装置を多量に作製するた
めの製造装置に関する。
ラズマ気相法（PCVDと以下いう）により、安定
して再現性のよい半導体装置を多量に作製するた
めの製造装置に関する。
本発明はPCVD装置に対し、反応系に関しては
プラズマ気相法における反応性気体が導入される
反応筒内には電極その他のジグを設けず、被形成
面を有する基板とその基板ホルダ（例えば石英製
のボート）のみを導入し、反応性気体がラミナフ
ロー（層流）とせしめることにより被膜厚を均一
とし、さらに膜質もバツチ内、バツチ間でバラツ
キの少ない半導体膜を形成させるための製造装置
に関する。
プラズマ気相法における反応性気体が導入される
反応筒内には電極その他のジグを設けず、被形成
面を有する基板とその基板ホルダ（例えば石英製
のボート）のみを導入し、反応性気体がラミナフ
ロー（層流）とせしめることにより被膜厚を均一
とし、さらに膜質もバツチ内、バツチ間でバラツ
キの少ない半導体膜を形成させるための製造装置
に関する。
一般にPCVD装置において、特に反応力の強い
珪素を主成分とする反応性気体であるシランまた
は珪素のハロゲン化物気体を用いる場合、反応筒
例えば石英ガラス管の内壁およびホルダに吸着し
た酸素（空気）および水分が珪化物気体と反応し
て、酸化珪素（低級酸化珪素）を作り、半導体と
しての導電性を悪くしていた。
珪素を主成分とする反応性気体であるシランまた
は珪素のハロゲン化物気体を用いる場合、反応筒
例えば石英ガラス管の内壁およびホルダに吸着し
た酸素（空気）および水分が珪化物気体と反応し
て、酸化珪素（低級酸化珪素）を作り、半導体と
しての導電性を悪くしていた。
本発明はかかる酸素、水分の反応炉への導入を
防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室
を設け、その生産性および特性の再現性の向上に
務めた製造装置に関する。
防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室
を設け、その生産性および特性の再現性の向上に
務めた製造装置に関する。
さらに本発明はプラズマ放電電界が基板表面に
平行に（そつて）印加されるように電極を具備せ
しめ、活性の反応性生成物が被形成表面に垂直方
向に衝突して形成された半導体膜の特性を劣化さ
せてしまうことを防いでいることを他の目的とし
ている。この被形成面上へのスパツタ（損傷）の
防止は、例えば被形成面上にＰ型半導体層を設
け、その上面にＩ型（真性または実質的に真性）
の半導体層を作製しようとする時、Ｐ型を構成す
る不純物が1017〜1018cm-5の濃度にＩ層に混入し
てしまい、PI接合を劣化させてしまう。本発明
はかかる欠点を防ぐために示されたものである。
平行に（そつて）印加されるように電極を具備せ
しめ、活性の反応性生成物が被形成表面に垂直方
向に衝突して形成された半導体膜の特性を劣化さ
せてしまうことを防いでいることを他の目的とし
ている。この被形成面上へのスパツタ（損傷）の
防止は、例えば被形成面上にＰ型半導体層を設
け、その上面にＩ型（真性または実質的に真性）
の半導体層を作製しようとする時、Ｐ型を構成す
る不純物が1017〜1018cm-5の濃度にＩ層に混入し
てしまい、PI接合を劣化させてしまう。本発明
はかかる欠点を防ぐために示されたものである。
さらに本発明は前記した反応系よりなる第１の
反応系と、これに連結して第１の室を設け、この
第１の室に連結して第２の室を設け、さらにこの
第２の室に連結した第１の反応系と同様の第２の
反応系を設けた製造装置に関する。かかる製造装
置においては、まず第１の室にて真空引され、酸
素、水分が除去された雰囲気にて第１の反応炉に
基板およびホルダが移動機構により挿入され、こ
の反応炉にて一導電型例えばＰ型の導電型を有す
半導体が形成された。さらにこの半導体が形成さ
れた基板を再び第１の室に引出し、さらにこれを
連結した第２の室へ同様に酸素、水分の全くない
真空中にて移動される。さらにこの第２の室より
第２の反応炉に基板およびホルダーに導入させ、
第１の室とは異なる導電型または異なる添加物ま
たはその異なる濃度（不純物または添加物）にて
第２の半導体層を第１の半導体層上に形成させる
ことができる。
反応系と、これに連結して第１の室を設け、この
第１の室に連結して第２の室を設け、さらにこの
第２の室に連結した第１の反応系と同様の第２の
反応系を設けた製造装置に関する。かかる製造装
置においては、まず第１の室にて真空引され、酸
素、水分が除去された雰囲気にて第１の反応炉に
基板およびホルダが移動機構により挿入され、こ
の反応炉にて一導電型例えばＰ型の導電型を有す
半導体が形成された。さらにこの半導体が形成さ
れた基板を再び第１の室に引出し、さらにこれを
連結した第２の室へ同様に酸素、水分の全くない
真空中にて移動される。さらにこの第２の室より
第２の反応炉に基板およびホルダーに導入させ、
第１の室とは異なる導電型または異なる添加物ま
たはその異なる濃度（不純物または添加物）にて
第２の半導体層を第１の半導体層上に形成させる
ことができる。
この際、第１の反応炉の内壁に付着した不純物
が全く第２の半導体層を形成させる際付着するこ
とがないため、きわめて精度高く、導電率導電性
またはEg（エネルギバンド巾）等を制御すること
ができるようになつむ。
が全く第２の半導体層を形成させる際付着するこ
とがないため、きわめて精度高く、導電率導電性
またはEg（エネルギバンド巾）等を制御すること
ができるようになつむ。
さらに本発明はさらにこの独立した反応炉を三
系統設け、これらを共通した室すなわち第１第２
および第３の室で互いに連結した製造装置におい
て、特に第１の反応炉にてＰ型半導体層を、第２
の反応炉にてＩ型半導体層を、さらに第３の反応
炉にてＮ型半導体層を形成して、PIN型のダイオ
ード特に光電変換装置を作製せんとする時、特に
有効である。
系統設け、これらを共通した室すなわち第１第２
および第３の室で互いに連結した製造装置におい
て、特に第１の反応炉にてＰ型半導体層を、第２
の反応炉にてＩ型半導体層を、さらに第３の反応
炉にてＮ型半導体層を形成して、PIN型のダイオ
ード特に光電変換装置を作製せんとする時、特に
有効である。
本発明は積層するその層の数により共通した室
を介して反応炉をその積層する膜の順序に従つて
設けることにより、その段数を２段または３段の
みではなく、４〜10段にすることができる。かく
してPIN、SINPIN、PINIPIN、NIPIN、
PINIP、……等の接合構造に作ることができる。
またこの半導体層の作製の際、価の元素例えば
珪素に炭素またはゲルマニユームを添加し、その
添加量を制御することにより、添加量に比例、対
応した光学的エネルギバンド巾Egを有せしめる
ことができる。例えばPIN接合をEgp、Egi、
Egn（Egp＞EgiEgn）としたＷ−Ｎ−Ｗ（広い
Eg−せまいEg−広いEg）として設けることを可
能とした。またさらにこのPIN接合を２つ積層し
て設けたPINPIN構造において、Egp1、Egi1、
Egn1、Egp2、Egi2、Egn2（Egp1＞Egn1Egi1
Egp2Egi2Egn2）として設け、Egp1（2.0〜
2.4eV）、Egn1（1.7〜2.1eV）をSixC1-x（０＜ｘ＜
１）、Egi1、Egp1（1.6〜1.8eV）をSiにより、
Egi2、Egn2（1.0〜1.5eV）をSixGe1-x（０＜ｘ＜
１）として設けることが可能である。かかるタン
デム構造とするには反応系を６系統設ければよ
い。
を介して反応炉をその積層する膜の順序に従つて
設けることにより、その段数を２段または３段の
みではなく、４〜10段にすることができる。かく
してPIN、SINPIN、PINIPIN、NIPIN、
PINIP、……等の接合構造に作ることができる。
またこの半導体層の作製の際、価の元素例えば
珪素に炭素またはゲルマニユームを添加し、その
添加量を制御することにより、添加量に比例、対
応した光学的エネルギバンド巾Egを有せしめる
ことができる。例えばPIN接合をEgp、Egi、
Egn（Egp＞EgiEgn）としたＷ−Ｎ−Ｗ（広い
Eg−せまいEg−広いEg）として設けることを可
能とした。またさらにこのPIN接合を２つ積層し
て設けたPINPIN構造において、Egp1、Egi1、
Egn1、Egp2、Egi2、Egn2（Egp1＞Egn1Egi1
Egp2Egi2Egn2）として設け、Egp1（2.0〜
2.4eV）、Egn1（1.7〜2.1eV）をSixC1-x（０＜ｘ＜
１）、Egi1、Egp1（1.6〜1.8eV）をSiにより、
Egi2、Egn2（1.0〜1.5eV）をSixGe1-x（０＜ｘ＜
１）として設けることが可能である。かかるタン
デム構造とするには反応系を６系統設ければよ
い。
またNINまたはPIN接合としたMIS・FET、
バイポーラトランジスタにおいては反応系を２系
統とし、第１の反応室により基板上にＮまたはＰ
層を、第２の反応系により次のＩ層を、さらに第
１の反応系に基板ホルダをもどして、第３番目の
ＮまたはＰ層を作製する三層構造を２系統にて作
ることが可能である。
バイポーラトランジスタにおいては反応系を２系
統とし、第１の反応室により基板上にＮまたはＰ
層を、第２の反応系により次のＩ層を、さらに第
１の反応系に基板ホルダをもどして、第３番目の
ＮまたはＰ層を作製する三層構造を２系統にて作
ることが可能である。
これら本発明は、反応炉を互いに連結するので
はなく、それぞれ独立した反応系を共通する室に
連結せしめ、この室を介して基板上に独立した半
導体層を形成させることを目的としている。
はなく、それぞれ独立した反応系を共通する室に
連結せしめ、この室を介して基板上に独立した半
導体層を形成させることを目的としている。
従来PCVD装置に関しては、上下に平行平板状
に容量結合の電極を設け、その一方の電極例えば
下側のカソード電極上に基板を配置し、下方向よ
り加熱する方法が知られている。しかしこの方法
においては、反応炉は一室であるためＰ型、Ｉ型
およびＮ型半導体層とを積層せんとすると、その
一回目の製造の後のＮ型半導体層の不純物が２回
目の次の工程のＰ型半導体層中に混入してしま
い、再結合中心となつてダイオード特性を劣化さ
せ、さらにその特性が全くばらついてしまつた。
このため光電変換装置を作ろうとしても、その開
放電圧Voc0.2〜0.6Vしか得られず、短絡電流を
数mA／cm2しか流すことができなかつた。
に容量結合の電極を設け、その一方の電極例えば
下側のカソード電極上に基板を配置し、下方向よ
り加熱する方法が知られている。しかしこの方法
においては、反応炉は一室であるためＰ型、Ｉ型
およびＮ型半導体層とを積層せんとすると、その
一回目の製造の後のＮ型半導体層の不純物が２回
目の次の工程のＰ型半導体層中に混入してしま
い、再結合中心となつてダイオード特性を劣化さ
せ、さらにその特性が全くばらついてしまつた。
このため光電変換装置を作ろうとしても、その開
放電圧Voc0.2〜0.6Vしか得られず、短絡電流を
数mA／cm2しか流すことができなかつた。
加えてこの平行平板型の装置においては、電界
は基板表面に垂直方向であるため、Ｐ型層の後Ｉ
層を作らんとしても、このＩ層中にＰ層の不純物
が混入しやすく、ダイオード特性が出ない場合が
しばしば見られた。
は基板表面に垂直方向であるため、Ｐ型層の後Ｉ
層を作らんとしても、このＩ層中にＰ層の不純物
が混入しやすく、ダイオード特性が出ない場合が
しばしば見られた。
さらにこの反応装置は特に予備室を有していな
いため、１回製造するごとに反応炉の内壁を大気
（空気）にふれさせるため、酸素、水分が吸着し、
その吸着酸化物が反応中バツクグラウンドレベル
に存在するため、電気伝達度が暗伝導度で10-11
〜10-8（Ωcm）-1、AM1での光伝導度も10-6〜10-4
（Ωcm）-1でしかなかつた。しかしこの吸着物が全
く存在しない装置を使つた本発明においては、暗
伝導度10-6〜10-4、AM1での光伝導度は、１×
10-3〜９×10-2（Ωcm）-1と約100倍も高く、半導
体的性質を有せしめることができた。本発明はか
くの如く従来多数用いられている平行平板型の一
室反応炉のPCVD装置のあらゆる欠点を除去せん
としたものである。
いため、１回製造するごとに反応炉の内壁を大気
（空気）にふれさせるため、酸素、水分が吸着し、
その吸着酸化物が反応中バツクグラウンドレベル
に存在するため、電気伝達度が暗伝導度で10-11
〜10-8（Ωcm）-1、AM1での光伝導度も10-6〜10-4
（Ωcm）-1でしかなかつた。しかしこの吸着物が全
く存在しない装置を使つた本発明においては、暗
伝導度10-6〜10-4、AM1での光伝導度は、１×
10-3〜９×10-2（Ωcm）-1と約100倍も高く、半導
体的性質を有せしめることができた。本発明はか
くの如く従来多数用いられている平行平板型の一
室反応炉のPCVD装置のあらゆる欠点を除去せん
としたものである。
さらにこの従来の方式をさらに改良したもの
に、本発明人の出願になる独立分離型の反応装置
が知られている。この装置は、半導体装置作製方
法 昭和53年12月10日（53−152887）およびその
分割出願 半導体装置作製方法（56−055608）に
詳しく述べられている。さらに、被膜作製方法
昭和54年８月16日（54−104452）にもその詳細が
述べられている。
に、本発明人の出願になる独立分離型の反応装置
が知られている。この装置は、半導体装置作製方
法 昭和53年12月10日（53−152887）およびその
分割出願 半導体装置作製方法（56−055608）に
詳しく述べられている。さらに、被膜作製方法
昭和54年８月16日（54−104452）にもその詳細が
述べられている。
これらの発明は、例えばPIN接合を有するダイ
オードを作製せんとする場合、Ｐ型半導体層用の
第１の反応系、Ｉ型半導体用の第２の反応系、さ
らにＮ型半導体層用の第３の反応系をそれぞれの
反応炉（ベルジヤー）をゲイトバルブにて連結し
たものである。かくすることによりＰ層の不純物
がＩ層に混入することがなく、またＮ層の不純物
がＩ層、Ｐ層に混入することがない。いわゆる各
半導体層での不純物制御を完全に精度よく行なう
ことができるという特徴を有する。さらにこのＰ
層用の反応炉の前またはＮ層用反応炉のあとに連
結して予備室を設け、いわゆる外部よりの酸素、
水蒸気の混入を防止しようとしたものである。
オードを作製せんとする場合、Ｐ型半導体層用の
第１の反応系、Ｉ型半導体用の第２の反応系、さ
らにＮ型半導体層用の第３の反応系をそれぞれの
反応炉（ベルジヤー）をゲイトバルブにて連結し
たものである。かくすることによりＰ層の不純物
がＩ層に混入することがなく、またＮ層の不純物
がＩ層、Ｐ層に混入することがない。いわゆる各
半導体層での不純物制御を完全に精度よく行なう
ことができるという特徴を有する。さらにこのＰ
層用の反応炉の前またはＮ層用反応炉のあとに連
結して予備室を設け、いわゆる外部よりの酸素、
水蒸気の混入を防止しようとしたものである。
しかしかかる本発明人の発明になるたて型のベ
ルジヤー式またはその変形の反応炉を互いに連結
した方式においては、基板の温度制御が十分に行
えない。すなわち300±20℃程度を有してしまつ
ていた。このため形成される被膜のバラツキが大
きく、好ましくなかつた。加えてひとつの反応炉
に充填できる基板の数量が例えば10cm口で１〜10
まいであつた。このため生産性がきわめて低く、
いわゆる低価格、多量生産とはいえなかつた。
ルジヤー式またはその変形の反応炉を互いに連結
した方式においては、基板の温度制御が十分に行
えない。すなわち300±20℃程度を有してしまつ
ていた。このため形成される被膜のバラツキが大
きく、好ましくなかつた。加えてひとつの反応炉
に充填できる基板の数量が例えば10cm口で１〜10
まいであつた。このため生産性がきわめて低く、
いわゆる低価格、多量生産とはいえなかつた。
本発明はかかる本発明人の独立分離型の半導体
装置製造装置をさらに改良し、温度精度も300±
１℃以下におさえ、加えて１回のローデイング数
量を50〜500まいにすることを可能とした低価格、
高品質の半導体装置を多量に製造せんとするもの
である。
装置製造装置をさらに改良し、温度精度も300±
１℃以下におさえ、加えて１回のローデイング数
量を50〜500まいにすることを可能とした低価格、
高品質の半導体装置を多量に製造せんとするもの
である。
以下に図面に従つてその実施例を示す。
第１図は本発明の横型、独立分離式のプラズマ
CVD装置すなわち半導体装置製造装置の概要を
示す。
CVD装置すなわち半導体装置製造装置の概要を
示す。
図面において第１の反応炉１は円筒状の反応管
５例えば透明石英（アルミナその他のセラミツク
でもよい）であり、その直径は100〜300mmφとし
た。さらにこの反応炉５の外側に一対のプラズマ
放電を行なわしめる電極２，２′を配置した。こ
の電極は例えばステンレス網よりなり、この電極
をおおつて抵抗加熱ヒータ３を設け、指示温度50
〜350℃例えば300℃に対し±１℃の精度にて制御
されている。基板および基板ホルダは４で略記し
ており、反応性気体は６よりホモジナイザ２６を
へて供給される。一対の電極は供給用電源１３に
より高周波（10KPH〜100MHz代表的には13.56M
PHが５〜200Wの強さにて供給される。反応後の
不要の生成物およびヘリユーム、水素等のキヤリ
アガスは、排気口１３より反応管内の圧力調整用
バルブ１４をへてロータリーポンプ１５にて排出
される。
５例えば透明石英（アルミナその他のセラミツク
でもよい）であり、その直径は100〜300mmφとし
た。さらにこの反応炉５の外側に一対のプラズマ
放電を行なわしめる電極２，２′を配置した。こ
の電極は例えばステンレス網よりなり、この電極
をおおつて抵抗加熱ヒータ３を設け、指示温度50
〜350℃例えば300℃に対し±１℃の精度にて制御
されている。基板および基板ホルダは４で略記し
ており、反応性気体は６よりホモジナイザ２６を
へて供給される。一対の電極は供給用電源１３に
より高周波（10KPH〜100MHz代表的には13.56M
PHが５〜200Wの強さにて供給される。反応後の
不要の生成物およびヘリユーム、水素等のキヤリ
アガスは、排気口１３より反応管内の圧力調整用
バルブ１４をへてロータリーポンプ１５にて排出
される。
反応筒５は反応中は反応圧力は0.05〜0.6torr代
表的には0.3torrに保持され、反応性気体の実効
流速を数十ｍ／秒にまではやめた。
表的には0.3torrに保持され、反応性気体の実効
流速を数十ｍ／秒にまではやめた。
この第１の反応炉に加えてこの一方、図面では
入口側に基板およびホルダ４を反応炉内に挿入ま
たは内より炉外に引出す移動機構１２を有する第
１の室７が設けられている。この室は大気圧にす
る場合は１４より高純度空気が供給され、通気は
バルブ３９をへてロータリーポンプ３７にて
0.001〜0.01torrに真空引がされている。
入口側に基板およびホルダ４を反応炉内に挿入ま
たは内より炉外に引出す移動機構１２を有する第
１の室７が設けられている。この室は大気圧にす
る場合は１４より高純度空気が供給され、通気は
バルブ３９をへてロータリーポンプ３７にて
0.001〜0.01torrに真空引がされている。
またこね基板およびホルダ１１は予備室８より
移動され、この第１の予備室８は１３より空気が
導入された大気圧となり、真空引がバルブ４０、
ポンプ３８によりなされ、室１、７と概略等圧の
十分低真空となつた。そして基板およびホルダ１
０が１１に移される。さらにこの１１は第１の反
応炉４に移され、所定の半導体膜を基板上に形成
させた。
移動され、この第１の予備室８は１３より空気が
導入された大気圧となり、真空引がバルブ４０、
ポンプ３８によりなされ、室１、７と概略等圧の
十分低真空となつた。そして基板およびホルダ１
０が１１に移される。さらにこの１１は第１の反
応炉４に移され、所定の半導体膜を基板上に形成
させた。
さらにこの被膜を形成させた後、基板およびホ
ルダ４は電極１１に到り、外部にとり出すものは
予備室８より外部にとり出すことができる。
ルダ４は電極１１に到り、外部にとり出すものは
予備室８より外部にとり出すことができる。
またさらにこの上に半導体層を作ろうとする場
合、１１にシヤツタ３２を開け、第２の室３０に
移動させる。この３２および次段のシヤツタ３３
は必ずしも必要ではなく、その場合は共通の室に
反応炉に連続して複数ケ設けることになる。
合、１１にシヤツタ３２を開け、第２の室３０に
移動させる。この３２および次段のシヤツタ３３
は必ずしも必要ではなく、その場合は共通の室に
反応炉に連続して複数ケ設けることになる。
またさらに基板およびホルダは第２の反応系４
２に移され、第２の半導体層（例えばＩ層）を第
１の半導体層（例えばＰ層）を形成する履歴に無
関係に独立して作ることができた。
２に移され、第２の半導体層（例えばＩ層）を第
１の半導体層（例えばＰ層）を形成する履歴に無
関係に独立して作ることができた。
この第２の反応炉も反応性気体の導入口２４よ
り反応性気体が入り、キヤリアガス、不純物は排
気口、バルブ１４真空引ポンプ２０をへて外部に
放出される。
り反応性気体が入り、キヤリアガス、不純物は排
気口、バルブ１４真空引ポンプ２０をへて外部に
放出される。
さらにこの第２の半導体膜が形成された後、第
２の予備室３５をへて外部にとり出されてもよい
が、この図面ではさらに今一度の第３の反応系４
３をへて第３の半導体層例えばＮ層半導体層を形
成し、さらにこの三層が形成された基板およびホ
ルダ３４は真空引をされた第２の予備室３５をへ
て１３より空気の導入によつて大気圧にさせた
後、ゲートバルブ３６をあけて外部にとり出され
る。
２の予備室３５をへて外部にとり出されてもよい
が、この図面ではさらに今一度の第３の反応系４
３をへて第３の半導体層例えばＮ層半導体層を形
成し、さらにこの三層が形成された基板およびホ
ルダ３４は真空引をされた第２の予備室３５をへ
て１３より空気の導入によつて大気圧にさせた
後、ゲートバルブ３６をあけて外部にとり出され
る。
以上の概要より明らかな如く、本発明は第１の
反応系には第１の室があり、この室に設けられた
移動機構１２により基板およびホルダ４は反応炉
１と第１の室７との間を往復する。さらに同様に
第２、第３の反応炉、基板およびホルダの維持お
よび移動機構２９，４１を有している。この第
１、第２、第３の室は共通させて設けており、こ
の共通の室の前後の入口側および出口側に第１、
第２の予備室を空気中の酸素、水分が反応系に混
入しといように設けてある。この製造装置におい
ては、各反応ごとに反応炉より一度真空引された
室７に引出されるため、各反応系の反応性気体が
全くそれぞれの反応炉に混入されることがない。
特に各反応炉と室との間のしきりバルブ５２，５
３，５４を出入れの際開閉し基板およびホルダ１
１が１１′，１１″と移動の際は、このしきりバル
ブが完全に閉の状態であるため、従来の説明にて
本発明人により示された各反応系が互いに１つの
ゲイトバルブで連結されている場合に比べてさら
に不純物のオートドーピングが少なくなつた。
反応系には第１の室があり、この室に設けられた
移動機構１２により基板およびホルダ４は反応炉
１と第１の室７との間を往復する。さらに同様に
第２、第３の反応炉、基板およびホルダの維持お
よび移動機構２９，４１を有している。この第
１、第２、第３の室は共通させて設けており、こ
の共通の室の前後の入口側および出口側に第１、
第２の予備室を空気中の酸素、水分が反応系に混
入しといように設けてある。この製造装置におい
ては、各反応ごとに反応炉より一度真空引された
室７に引出されるため、各反応系の反応性気体が
全くそれぞれの反応炉に混入されることがない。
特に各反応炉と室との間のしきりバルブ５２，５
３，５４を出入れの際開閉し基板およびホルダ１
１が１１′，１１″と移動の際は、このしきりバル
ブが完全に閉の状態であるため、従来の説明にて
本発明人により示された各反応系が互いに１つの
ゲイトバルブで連結されている場合に比べてさら
に不純物のオートドーピングが少なくなつた。
加えてさらに以上の説明においては、基板のホ
ルダは各反応室を基板と共に移動させた。しかし
この移動は基板のみとし、ホルダは第１の反応炉
用のホルダ１１、第２の反応炉用ホルダ１１′第
３の反応炉用ホルダ１１″をそれぞれ専用に配置
せしめることが本発明の製造装置においては可能
である。かくすることにより、各反応室間の不純
物の混入特にホルダ表面に付着しているPN型ま
たはEg可変用不純物、添加物の混入を完全に除
去することができ、多量生産用として全く画期的
なものである。
ルダは各反応室を基板と共に移動させた。しかし
この移動は基板のみとし、ホルダは第１の反応炉
用のホルダ１１、第２の反応炉用ホルダ１１′第
３の反応炉用ホルダ１１″をそれぞれ専用に配置
せしめることが本発明の製造装置においては可能
である。かくすることにより、各反応室間の不純
物の混入特にホルダ表面に付着しているPN型ま
たはEg可変用不純物、添加物の混入を完全に除
去することができ、多量生産用として全く画期的
なものである。
第２図は第１図の製造装置を補かんとするもの
である。すなわち第１、第２、第３の反応炉に対
して供給される反応性気体は６，２７，２８より
それぞれ供給される。その反応性気体は第２図
Ａ，ＢおよびＣに対応して示されている。
である。すなわち第１、第２、第３の反応炉に対
して供給される反応性気体は６，２７，２８より
それぞれ供給される。その反応性気体は第２図
Ａ，ＢおよびＣに対応して示されている。
第２図Ａにおいては水素で希釈したジボラン４
３、シラン４４反応炉内壁のエツチング用ガス例
えばCF4（O2＝０〜５％）、またはNF3炭化物の添
加物である珪素と炭素とが化合した反応性気体例
えばTMS（テトラメチルシランSi（CH3）4）、４６
およびキヤリアガスである水素またはヘリユーム
４７が配置されている。
３、シラン４４反応炉内壁のエツチング用ガス例
えばCF4（O2＝０〜５％）、またはNF3炭化物の添
加物である珪素と炭素とが化合した反応性気体例
えばTMS（テトラメチルシランSi（CH3）4）、４６
およびキヤリアガスである水素またはヘリユーム
４７が配置されている。
これらは流量計（マスフロメータ）５０電磁バ
ルブ５１をへて６より第１の反応炉に供給され
る。この場合はSiXC1-x（0.2ｘ１）で作られ
導電型はＰ型としている。かくすることにより
1.7〜2.5eVのEgを有するＰ型のアモルフアスま
たはセミアモルフアス構造を含む非単結晶半導体
を基板上に100〜300Aの厚さに形成させた。
ルブ５１をへて６より第１の反応炉に供給され
る。この場合はSiXC1-x（0.2ｘ１）で作られ
導電型はＰ型としている。かくすることにより
1.7〜2.5eVのEgを有するＰ型のアモルフアスま
たはセミアモルフアス構造を含む非単結晶半導体
を基板上に100〜300Aの厚さに形成させた。
被膜の作製は本発明の出願になる特許願（プラ
ズマ気相法 S56.10.14 56−103627）に詳しく述
べられているが、例えば250〜330℃特に300℃
0.1〜0.3orrプラズマ発生用電流13.56MPH５〜
100W被膜形成時間10秒〜10分とした。
ズマ気相法 S56.10.14 56−103627）に詳しく述
べられているが、例えば250〜330℃特に300℃
0.1〜0.3orrプラズマ発生用電流13.56MPH５〜
100W被膜形成時間10秒〜10分とした。
反応炉内壁は５〜30回作製するとフレイク（薄
片）が発生するので、かかる場合にはCF4または
NF3によりプラズマエツチングして除去すればよ
い。
片）が発生するので、かかる場合にはCF4または
NF3によりプラズマエツチングして除去すればよ
い。
第２図ＢはＩ層のアモルフアスまたは５〜
100Aの大きさの微結晶性を含有するセミアモル
フアスまたはマイクロポリクリスタルよりなる非
単結晶半導体膜を作製する場合を示している。
100Aの大きさの微結晶性を含有するセミアモル
フアスまたはマイクロポリクリスタルよりなる非
単結晶半導体膜を作製する場合を示している。
すなわちシラン４５CF4（O2＝０〜５％）、キヤ
リアガスであるヘリユーム４９よりなり５〜20％
にヘリユームにて希釈されたシランにより光伝導
度１×10-3〜９×10-2（Ωcm）-1特に５〜20×10-3
（Ωcm）-1の値を有する珪素の非単結晶半導体を
0.4〜1μの厚さに作製した。
リアガスであるヘリユーム４９よりなり５〜20％
にヘリユームにて希釈されたシランにより光伝導
度１×10-3〜９×10-2（Ωcm）-1特に５〜20×10-3
（Ωcm）-1の値を有する珪素の非単結晶半導体を
0.4〜1μの厚さに作製した。
また第２図ＣはＡとは逆にＮ型不純物であるフ
オスヒン４８、シラン４３、エツチング用ガス４
５TMS４６キヤリアガス４０を提供し100〜
500AのＮ型半導体層を作製した。
オスヒン４８、シラン４３、エツチング用ガス４
５TMS４６キヤリアガス４０を提供し100〜
500AのＮ型半導体層を作製した。
かくして第３図に示す如き基板上にPIN型のダ
イオードまたは光電変換装置を作り、その特性を
調べた。
イオードまたは光電変換装置を作り、その特性を
調べた。
第３図Ａにおいてはステンレスの如き金属基板
またはカプトンの如きフレキシブルフイルム上に
ステンレス膜が形成された基板７０上にＰ型半導
体層７１、Ｉ型半導体層７２、Ｎ型半導体層７４
よりなる半導体層７３を作製し、この上面にITO
の如き透光性透明導電膜を600〜800A ρS＝10〜
25Ω／口）を作製した。従来の一室式の平行平板
型ではAMI（100mW／cm2）にて６〜7.5％／３mm
□ しか得られなかつたが、本発明人の出願になる
たて型の独立分離式においては、7.5〜9.5％／３
mm□ が得られた。しかし本発明では、ホルダを各
反応炉独立式にした場合、最高16％／３mm□ 一般
に12〜15％の高い変換効率の太陽電池を作ること
ができた。またホルダを各反応炉共通にした場
合、9.0〜12.5％の高い効率であつた。
またはカプトンの如きフレキシブルフイルム上に
ステンレス膜が形成された基板７０上にＰ型半導
体層７１、Ｉ型半導体層７２、Ｎ型半導体層７４
よりなる半導体層７３を作製し、この上面にITO
の如き透光性透明導電膜を600〜800A ρS＝10〜
25Ω／口）を作製した。従来の一室式の平行平板
型ではAMI（100mW／cm2）にて６〜7.5％／３mm
□ しか得られなかつたが、本発明人の出願になる
たて型の独立分離式においては、7.5〜9.5％／３
mm□ が得られた。しかし本発明では、ホルダを各
反応炉独立式にした場合、最高16％／３mm□ 一般
に12〜15％の高い変換効率の太陽電池を作ること
ができた。またホルダを各反応炉共通にした場
合、9.0〜12.5％の高い効率であつた。
これは酸素、水分等の酸化物気体の外部からの
混入防止、各半導体表面等への不純物混入を防止
したことにある。
混入防止、各半導体表面等への不純物混入を防止
したことにある。
さらに重要なことは、１回のバツチにおいて10
cm□ の基板を50〜500まいもローデイング可能で
あり、10cm□ １まいに対する設備消却費は従来の
50〜500円であつたものが、0.2〜２円と約１／
100に下げることが可能となつた点で光電変換装
置の流布のためきわめて重要であつた。
cm□ の基板を50〜500まいもローデイング可能で
あり、10cm□ １まいに対する設備消却費は従来の
50〜500円であつたものが、0.2〜２円と約１／
100に下げることが可能となつた点で光電変換装
置の流布のためきわめて重要であつた。
第３図Ｂはガラスの如き透光性基板７６上に
ITO（500〜800A）７８および酸化スズまたは酸
化アンチモン７９（100〜300A）よりなる低シー
ト抵抗（ρ3＝５〜20Ω／口高耐熱性）の透明導電
膜７７上にＰ型半導体層７１、Ｉ型層７２、Ｎ型
層７４およびアルミニユームまたはITOよりなる
裏面電極７５を設けたものである。かかる構造に
おいても変換効率10〜13％を得ることができた。
ITO（500〜800A）７８および酸化スズまたは酸
化アンチモン７９（100〜300A）よりなる低シー
ト抵抗（ρ3＝５〜20Ω／口高耐熱性）の透明導電
膜７７上にＰ型半導体層７１、Ｉ型層７２、Ｎ型
層７４およびアルミニユームまたはITOよりなる
裏面電極７５を設けたものである。かかる構造に
おいても変換効率10〜13％を得ることができた。
このためこの構造をガラス基板上に集積化しま
た同時にPIN型の逆流防止ダイオードを設けるこ
とにより民生用の太陽電池を従来と同一出力を得
る場合、従来より１／２の面積でかつ価格は200
〜250円を20〜30円にまで下げ、10cm2の面積にて
100〜130円で作ることが可能になつた。
た同時にPIN型の逆流防止ダイオードを設けるこ
とにより民生用の太陽電池を従来と同一出力を得
る場合、従来より１／２の面積でかつ価格は200
〜250円を20〜30円にまで下げ、10cm2の面積にて
100〜130円で作ることが可能になつた。
第４図は本発明のプラズマCVD法で特にグロ
ー放電法を用いる反応炉に配置される基板、電極
および基板のローデイングの関係を示す。
ー放電法を用いる反応炉に配置される基板、電極
および基板のローデイングの関係を示す。
図面において第４図Ａは電極２，２′を水平方
向に平行に、また基板６１を裏面を互いに密接し
て表面は基板間を20〜40mmの間かくで設けた。ま
たその配置はやはり水平に設けたものである。
向に平行に、また基板６１を裏面を互いに密接し
て表面は基板間を20〜40mmの間かくで設けた。ま
たその配置はやはり水平に設けたものである。
反応炉１の反応筒５は直径100〜300mmφ
代表的
には180mmφ を有し、その長さは200〜400cmを有
するため、10cm□ の基板に図面の如き８まいでは
なく各段20まいを10〜30列配置させることができ
た。このため１回の製造バツチで50〜600まいを
作ることができ、従来の平行平板式では全く考え
られない量の半導体装置を一度に作ることができ
た。
には180mmφ を有し、その長さは200〜400cmを有
するため、10cm□ の基板に図面の如き８まいでは
なく各段20まいを10〜30列配置させることができ
た。このため１回の製造バツチで50〜600まいを
作ることができ、従来の平行平板式では全く考え
られない量の半導体装置を一度に作ることができ
た。
第４図Ｂは電極２，２′を垂直方向に、また基
板６１の表面（被形成面）を垂直方向に裏面を互
いに密接させて設けたものである。その他はＡと
同様である。
板６１の表面（被形成面）を垂直方向に裏面を互
いに密接させて設けたものである。その他はＡと
同様である。
ホルダへの基板のローデイングはＡ，Ｂを互い
に交互に行なつてもよい。
に交互に行なつてもよい。
第４図Ｃはアーク放電法またはグロー放電法を
用いたプラズマCVD法である。
用いたプラズマCVD法である。
図面では第１図Ａの１つの反応炉を示したもの
である。すなわち放電電極２，２′を反応筒方向
に有し、基板６１はホルダ６０にローデイングさ
れ、反応管５の外側には加熱用ヒータ３が設けら
れている。アーク放電とするには一方の電極より
熱電子を放出させる。反応性気体は６より導入さ
れ、不要の反応性成物およびキヤリアガスは６３
より外部に放出される。この不要の反応生成物は
低温になる領域で粉末状になるため、反応炉５の
中（内壁）にこれらが発生することを防ぐため、
ヒータ３は６５に示す如く反応管のすべてをおお
うようにした。
である。すなわち放電電極２，２′を反応筒方向
に有し、基板６１はホルダ６０にローデイングさ
れ、反応管５の外側には加熱用ヒータ３が設けら
れている。アーク放電とするには一方の電極より
熱電子を放出させる。反応性気体は６より導入さ
れ、不要の反応性成物およびキヤリアガスは６３
より外部に放出される。この不要の反応生成物は
低温になる領域で粉末状になるため、反応炉５の
中（内壁）にこれらが発生することを防ぐため、
ヒータ３は６５に示す如く反応管のすべてをおお
うようにした。
かくすることにより粉末状の反応生成物を反応
筒内に残留させることはなくなり、歩留の向上に
なつた。第１図または第４図Ａ，Ｂにおいても同
様にすると、さらに生産性の向上に役立つた。
筒内に残留させることはなくなり、歩留の向上に
なつた。第１図または第４図Ａ，Ｂにおいても同
様にすると、さらに生産性の向上に役立つた。
以上の説明より明らかな如く、本発明はプラズ
マ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的
に製造する構造とすることによりバツチ方式と連
続方式とを結合させることが可能となつた。この
ためこの思想を基礎とし、２つの反応系、４〜８
の反応系等を作ることができ、初めでPCVD装置
で大量生産可能な方式を開発することができた。
マ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的
に製造する構造とすることによりバツチ方式と連
続方式とを結合させることが可能となつた。この
ためこの思想を基礎とし、２つの反応系、４〜８
の反応系等を作ることができ、初めでPCVD装置
で大量生産可能な方式を開発することができた。
さらにこの半導体製造装置において、単にSIN
の光電変換装置のみではなく、Ｎ（0.1〜1μ）−Ｉ
（0.2〜2μ）−Ｉ（0.5〜1μ）の伝導型のIGFET（たて
チヤネル型の絶縁ゲイト型電界効果半導体装置）
を、またはそれを集積化した構造を作ることが可
能である。さらにこの反応炉に横方向に巾２〜20
cmの50〜100cmの長い半導体基板を配置し、その
上面全面にフオトセンサアレーその他の半導体装
置を作ることも可能である。以上本発明の半導体
製造装置の工学的効果はきわめて著しいものであ
ると信じる。
の光電変換装置のみではなく、Ｎ（0.1〜1μ）−Ｉ
（0.2〜2μ）−Ｉ（0.5〜1μ）の伝導型のIGFET（たて
チヤネル型の絶縁ゲイト型電界効果半導体装置）
を、またはそれを集積化した構造を作ることが可
能である。さらにこの反応炉に横方向に巾２〜20
cmの50〜100cmの長い半導体基板を配置し、その
上面全面にフオトセンサアレーその他の半導体装
置を作ることも可能である。以上本発明の半導体
製造装置の工学的効果はきわめて著しいものであ
ると信じる。
第１図は本発明の半導体装置製造装置の実施例
を示す。第２図は第１図を補かんする反応性気体
のガス系の実施例を示す。第３図は本発明により
作られた光電変換装置のたて断面図を示す。第４
図は第１図の反応炉の部分を示す実施例である。
を示す。第２図は第１図を補かんする反応性気体
のガス系の実施例を示す。第３図は本発明により
作られた光電変換装置のたて断面図を示す。第４
図は第１図の反応炉の部分を示す実施例である。
Claims (1)
- 【特許請求の範囲】 １ 減圧可能な共通室と、複数の被膜の積層形成
に対応して該共通室に対し並列に配置され、該共
通室に各々ゲート弁手段を介して気密連結された
複数のプラズマ反応炉と、前記複数のプラズマ反
応炉のそれぞれに対し前記共通室内の基板を搬入
搬出する手段と、前記複数のプラズマ反応炉のそ
れぞれにて被膜を形成する手段と、前記基板上に
前記複数の被膜を積層形成するために、前記共通
室内で基板を前記複数のプラズマ反応室に沿つて
一方向に移動し、前記反応炉に設けられた搬入搬
出手段の一つから他へ基板を移送する機構を有す
ることを特徴とする半導体装置製造装置。 ２ 前記複数のプラズマ反応炉のそれぞれに搬入
された基板を保持する手段を有することを特徴と
する特許請求の範囲第１項記載の半導体装置製造
装置。 ３ 減圧可能な共通室に基板を搬入する工程と、
複数の被膜の積層形成に対応して配置された三つ
以上のプラズマ反応炉へ前記共通室内の前記基板
を搬入する工程と、 前記三つ以上の反応炉の各々において、前記基
板上に被膜を形成する工程と、 前記各反応炉から前記共通室へ前記基板を搬出
する工程と、 搬入工程と被膜形成工程と搬出工程とを終了し
た後に減圧可能な共通室から基板を搬出する工程
と、 を有する半導体装置製造方法において、前記各反
応炉で被膜形成が終了した基板を前記共通室へ搬
出した後に、次の反応炉に搬入するようにしたこ
とを特徴とする半導体装置製造方法。 ４ 減圧可能な共通室に基板を搬入する工程と、
前記共通室内の前記基板を第１の反応炉へ搬入す
る工程と、 前記第１の反応炉にて前記基板上にＰ型又はＮ
型の被膜を形成する工程と、 第１の反応炉から前記共通室へ前記基板を搬出
する工程と、 前記共通室へ搬出された前記基板を第２の反応
炉へ搬入する工程と、 第２の反応炉にて前記Ｐ型又はＮ型の被膜の上
に真性または実質的真性の被膜を形成する工程
と、 第２の反応炉から前記共通室へ前記基板を搬出
する工程と、 前記共通室へ搬出された前記基板を第３の反応
炉へ搬入する工程と、 第３の反応炉にて前記被膜の上にＮ型又はＰ型
の被膜を形成する工程と、 第３の反応炉から前記共通室へ前記基板を搬出
する工程と、 減圧可能な共通室から積層済みの前記基板を搬
出する工程と、 を有する半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192292A JPS5893321A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192292A JPS5893321A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置製造装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169056A Division JPH0673347B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理装置 |
| JP3169057A Division JPH0673348B2 (ja) | 1991-06-14 | 1991-06-14 | プラズマ処理装置のクリーニング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893321A JPS5893321A (ja) | 1983-06-03 |
| JPH0370367B2 true JPH0370367B2 (ja) | 1991-11-07 |
Family
ID=16288843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192292A Granted JPS5893321A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893321A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780313A (en) * | 1985-02-14 | 1998-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JPH0752718B2 (ja) * | 1984-11-26 | 1995-06-05 | 株式会社半導体エネルギー研究所 | 薄膜形成方法 |
| KR900001666B1 (ko) * | 1985-07-19 | 1990-03-17 | 후지쓰가부시끼가이샤 | 화합물 반도체의 에피택셜층 성장용의 화학적 유기 금속 기상 성장장치 |
| JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
| JPH02294018A (ja) * | 1989-05-09 | 1990-12-05 | Hitachi Ltd | 成膜装置 |
| JP2644912B2 (ja) | 1990-08-29 | 1997-08-25 | 株式会社日立製作所 | 真空処理装置及びその運転方法 |
| USRE39823E1 (en) | 1990-08-29 | 2007-09-11 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
| USRE39756E1 (en) | 1990-08-29 | 2007-08-07 | Hitachi, Ltd. | Vacuum processing operating method with wafers, substrates and/or semiconductors |
| JP2696265B2 (ja) * | 1990-09-28 | 1998-01-14 | 株式会社半導体プロセス研究所 | 半導体装置の製造装置 |
| JP3025811B2 (ja) * | 1991-02-18 | 2000-03-27 | 株式会社半導体エネルギー研究所 | 基板処理装置 |
| JPH0673348B2 (ja) * | 1991-06-14 | 1994-09-14 | 株式会社半導体エネルギー研究所 | プラズマ処理装置のクリーニング方法 |
| JP3342119B2 (ja) * | 1993-08-02 | 2002-11-05 | 富士機械製造株式会社 | 電子部品装着システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945219B2 (ja) * | 1976-05-17 | 1984-11-05 | 株式会社日立製作所 | ウェハ処理装置 |
| JPS5578524A (en) * | 1978-12-10 | 1980-06-13 | Shunpei Yamazaki | Manufacture of semiconductor device |
-
1981
- 1981-11-30 JP JP56192292A patent/JPS5893321A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5893321A (ja) | 1983-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4492716A (en) | Method of making non-crystalline semiconductor layer | |
| CN113328011B (zh) | 一种钝化接触晶硅太阳电池制造装置及方法 | |
| JPH0370367B2 (ja) | ||
| JPH0512850B2 (ja) | ||
| US20020016017A1 (en) | Process for producing a semiconductor device | |
| JPS58169980A (ja) | 光起電力素子の製造方法 | |
| JPH0432552B2 (ja) | ||
| JPWO2010023947A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
| JPH08195348A (ja) | 半導体装置製造装置 | |
| JPH0337730B2 (ja) | ||
| JPH0831420B2 (ja) | 被膜作製装置 | |
| JP2626705B2 (ja) | 被膜作製方法 | |
| JP3069682B2 (ja) | 反応室のクリーニング方法 | |
| JPH0673348B2 (ja) | プラズマ処理装置のクリーニング方法 | |
| JPH0677139A (ja) | プラズマ処理装置 | |
| JP2918194B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH0524976A (ja) | 半導体のドーピング方法及び装置 | |
| JPH0458173B2 (ja) | ||
| JP2573108B2 (ja) | プラズマ処理方法 | |
| JPH0436448B2 (ja) | ||
| JP2977686B2 (ja) | 光起電力装置の製造方法及びその製造装置 | |
| JP3100668B2 (ja) | 光起電力素子の製造方法 | |
| JPH0774118A (ja) | 半導体装置製造方法 | |
| JPH0436449B2 (ja) | ||
| JPS62219970A (ja) | 薄膜半導体素子の製造方法 |