JPH0370424A

JPH0370424A - ディジタルリレーの監視点検方式

Info

Publication number: JPH0370424A
Application number: JP1204206A
Authority: JP
Inventors: Seiji Shiraishi; 白石　省二
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-07
Filing date: 1989-08-07
Publication date: 1991-03-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野〉本発明は、ディジタルリレー内にあるアナログ入力回路
を点検するためのディジタルリレーの監視点検方式に関
する。

（従来の技術）従来、系統麗人装置（自動同期投入装置ともいう〉のよ
うに、装置に起動指令を与え一時的に電圧を印加する装
置のアナログ入力回路や一般のディジタル保護リレー装
置の零相回路のように、平常時は電圧が印加されないア
ナログ入力回路の断線等の不具合の検出が困難であった
。

また、近年の保護リレーはディジタル化が進み、アナロ
グ入力部の信頼性を向上させるために入力変換器の２次
側からアナログ電気量を重畳して点検を行ない、演算処
理結果が予め決められた上限値、下限値内に入っている
ことを確認する点検方法が普及している。しかし、この
点検方法では入力変換器部の断線等の不良が検出できな
い。また、常時電圧が印加されている回路は監視が可能
であるが、特定の場合にのみ電圧を印加する回路は盲点
となる。また装置によっては、入力変換器の断線時投入
指令があると電圧無とみなし、しゃ断器を誤投入してし
まう場合も出てくる。

以下図面を参照して従来例を説明する。第５図は従来の
ディジタルリレーの点検方式を示すためのブロック図で
ある。

３はディジタルリレー、４はＰＴ２次出力出力定のレベ
ルに変換する入力変換器、５は高調波を除去するフィル
ター〈以下Ｆｌという。）、６はサンプリングしたデー
タを保持するサンプルホールド回路（以下Ｓ／Ｈという
。）、７は電圧データを時系列的に順次出力するマルチ
プレクサ〈以下ＨＰＸという。）、８はアナログ量をデ
ィジタル量に変換するアナログ／ディジタル変換器（以
下Ａ／Ｄ変換器という。）、９は演算処理装置（以下Ｃ
ＰＵという。）、１０は入力データを記憶するメモリ（
以下ＲＡＭという。）、定数は予め１０ａのリード・オ
ンリ・メモリ（以下ＲＯＭという。）に書き込んでおく
。１１は点検入力印加回路、１２は入力回路、１２ａは
出力回路、１３は点検起動回路を示す９点検力式は点検
起動回路１３から起動指令が出、点検入力印加回路１１
より入力変換器４の２次曲＜　５ノＦＬ、　６ノＳ／Ｈ
、７ノＨＰＸ　、　８ノ＾／Ｄ変換器）の点検を行なう
。入力データをＲＡＭ１０に記憶しておき、点検時に事
前潮流を引き、点検入力の値を出してチエツクを行なう
０点検が正常に終れば点検正常信号を出し、不良がある
場合は点検不良として外部警報する。

（発明が解決しようとする課題）上記した従来方式によれば、入力変換器の２次側からア
ナログ重畳点検を行なうのが一般的である。そのため平
常時、電圧が印加されない入力変換器回路の断線が発見
できないという問題点があった。

本発明は上記問題点を解決するためになされたものであ
り、入力変換器で平常時電圧が印加されない回路の断線
不良等の不具合を容易に検出し、また、入力変換器回路
の２次側から点検を行なうことにより、信頼度の高いデ
ィジタルリレーの監視点検方式を提供することを目的と
している。

［発明の構成］（課題を解決するための手段〉上記目的を達成するための手段を第１図を用いて説明す
る。平常時電圧が印加されない入力変換器４の１次側に
入力するための監視用電源１Ｃとそれを印加するための
補助リレー２Ｃとを有し、フィルター５とサンプリング
回路６とマルチプレクサ７とアナログ／ディジタル変換
器８と入力変換器４の２次側から点検時入力する点検電
源とから構成した。

（作　用）アナログ入力回路において、入力変換器の２次＋ｙａ　
＜フィルター回路、サンプルホールド回路、マルチプレ
クサ回路、　Ａ／Ｄ変換器）が正常であることを判断し
た上で、入力変換器の１次曲から監視用電圧を平常時電
圧が印加されない回路１２に印加し、予め設定した値と
比較することにより入力変換器部が正常か否か判別でき
る。

（実施例〉以下図面を参照して実施例を説明する。第１図は本発明
によるディジタルリレーの監視点検方式を説明するため
の一実施例のブロック図である。

第１図におて第５図と同一部分については同一符号を付
して説明を省略する。

第１図において、１Ｂは電力系統における母線（以下母
線という。）、１Ｌは電力系統における回線１用送電線
（以下線路或いは回線という。）ｎｌは回線ｎ、ＩＣＢ
は回線１用しゃ断器、ｎＣＢは回線ｎ用しゃ断器、ＩＰ
Ｔは回線１用変圧器、ｎＰＴは回線ｎ用変圧器、１Ｃは
監視用電源（例えば交流１００Ｖ、交流１１０Ｖ）、２
はディジタルリレー装置、２ａ１　、２ａｎは投入起動
時に動作する補助リレー、２Ｃは監視用電源投入用補助
リレー　９はリレー演算処理装置（ＣＰＵ　）　、２５
ｚ１ハ１ｃＢ投入時、２５ｚｎはｎｃＢ投入時、それぞ
れの投入指令を示す。

第２図は第１図を機能ブロック図として示した図であり
、これによって作用を説明する。

２０１は点検正常信号であり、これは従来装置（第５図
〉の点検と同じである。そして点検正常時は２０２のｔ
ＩＳのワンショットでフリップフロラ１回路（以下Ｆ／
Ｆ回路という。〉２０３が作動し、ＡＩ印加出力指令２
０４を出す。これによって第１図の補助リレー２Ｃを動
作させ、監視電源１Ｃを入力変換器４に印加する。この
印加指令はタイマ２０１丁によりｔ２ｓ後にＦ／Ｆ回路
２０３をリセットすると同時に、Ｆ／Ｆ回路２０５をセ
ットし、また、タイマ２０２１によりｔ３ｓ引き延ばす
。このｔ２ｓ間にアナログ入力回路２０５の不良が出力
されると、ＡＮＤ回１１８２０６の出力が・・１・・に
なり、タイマ２ｏ３１のｔ４ｓｉ認後アナログ入力監視
不良（＾Ｉ監視不良）２１２を外部警報する。

復帰の確認は２０５ａにより行ない、これにより復帰時
°ｌ゛″を出力すると、ＡＮＤ出力２０７が１“となり
、ＯＲ回路２０８を介しＦ／Ｆ回Ｒ２０５をリセットす
る。復帰不良の検出は２０９にてＰＴ電圧印加中でなく
（４３ＰＴ選択中）、また、２０４にてアナログ入力印
加出力中でもない（ＡＩ印加）場合で、かつ２０５ａに
よる復帰確認”　１　”が得られなかった場合、Ｎ０Ｔ
２１０で反転し、ＡＮＤ回路２０９ａの出力が“′１１
になり、ＯＲ回路２１１を介しタイマ２０３丁のｔ４ｓ
確認後、ＡＩ監視不良２１２を外部警報する。

なお、ＡＩ印加出力２０４は第１図の２５２１或いは２
５ｚｎの入力である２０１ａの投入起動（装置起動指令
）或いは２０１ｂの装置不良時リセットする。

ＡＩ監視不良２１２は復帰指令２０８ａｒ　Ｆ／Ｆ回路
２０５をリセットすることでクリアする。

２０５及び２０５ａのアナログ入力回路の監視は第３図
のフローチャートに示し説明する。

ステップ５３０１でまずフラグをクリアする。ステップ
５３０２では第１図のＲＡＭに常時記憶している最新の
データ入力電気量（平常時は零）を読み出してセットす
る。ステップ５３０３はアナログ入力印加出力（ＡＩ印
加出力）有りか判断し、有り（Ｙｅｓ）の場合、ステッ
プ５３０４で下限値以上か判断する。

この結果がＹｅｓの場合、ステップ５３０５にて上限値
以下か判断する。この結果がＹｅｓの場合、アナログ入
力回路正常と判断して次処理を行なう。

ステップ５３０３にてＡＩ印加出力有りか判断し、無し
くＮＯ）の場合は、ステップ５３０３ａで復帰正常か確
認する。１￥を帰正常（Ｙｅｓ）の場合、ステツブ５３
０３ｂで復帰フラグセットを行なう。

以上のように系統を並入する装置のような、平常時１丁
電圧を印加しない入力変換器４の断線検出等を容易に行
なうことができる。

常時アナログ入力データはディジタル量に変換してＲＡ
Ｈｌｏに記憶している。そして第３図のフローチャート
を常時実行している。その結果は第２図の２０５　、２
０５ａの出力信号となる。入力変換器４の１次側から入
力するための監視電源１Ｃは、交流電源へＣ１００Ｖ或
いは＾Ｃ１１０Ｖであって容易に導入できる電源であり
、予め変動範囲とマージンを見込んで上限値、下限値及
び復帰値をＲＯ）４ｔＯａに予め設定しておき、ＲＡＨ
ｌｏに記憶されている入力データが監視電源１Ｃ印加時
、下限値以下或いは上限値以上になった場合、また、復
帰時復帰値以上の場合不良を検出し外部警報する。

以上のように系統を並入する装置（異系統通人装置や同
期投入装置）のように、平常時ＰＴ雷電圧印加されない
回路をもつ装置において、盲点的な入力変換器の断線の
検出に非常に効果的であり、信頼性向上に役立つ。

また入力変換器の２次側からは精度のよい点検ができ、
この両者を併用することにより一層効果がある。

なお、点検正常終了時、監視電源を印加する自動点検監
視方式とすれば、より効果的となる。入力変換器の断線
検出を含むアナログ入力回路の不良を検出する効果もあ
る。ハードウェアの規模は、入力変換器の２次側点検相
当で実現できスペース効果も良い。

第４図は他の実施例の構成図であり、本実施例は一般の
ディジタルリレーの零相電圧入力回路に適用する場合を
示す。なお、Ｖ、Ｖｏ　、１ｃの入力は単線表現として
あり、実際の配線本数とは異なっている。そして、ここ
では補助リレー２Ｃを駆動させ、実運用の変圧器１１回
路の零相電圧入力■０から、監視用電源１Ｃに切替えて
いる。

ＣＰＩＪ　９はｖＯの入力回路のデータチエツクを行な
い、その値が所定の範囲に一定時間入っていることを確
認する。この方法を１１の点検入力を印加し、入力変換
器４の２次側の点検（ＦＬ５　、Ｓ／＋＋６ＨＰＸ　７
　、　Ａ／Ｄ変換器８の点検〉と組み合せて実施すれば
、より効率的な点検監視ができる。

自動点検終了後、ある一定時間監視電源１Ｃを印加し、
第３のフローチャートにより監視を行ない、復帰時復帰
確認を行なうようにして、入力変換器４のＩｔ７ｉ！Ｉ
等の不良を検出する。

［発明の効果コ以上説明した如く、本発明によれば平常時電圧が印加さ
れないアナログ入力回路、特に入力変換器の断線監視を
容易に行ない、一般のディジタルリレーに適用できる入
力変換器の２次側から電流を重畳して潮′ａキャンセル
方法を用い、相対値チエツク及び絶対値チエツクを行な
う精度の良い点検ができる。さらに常時電圧が印加され
ている回路は常時監視方法を併用することにより、盲点
をなくすことができ、信頼度の高いディジタルリレー装
置を提供できる。

【図面の簡単な説明】

第１図は本発明によるディジタルリレーの監視点検方式
を説明するための一実施例を示すブロック図、第２図は
第１図を機能ブロック図として示した図、第３図はアナ
ログ入力回路の監視を示すフローチャート、第４図は他
の実施例を示す図、第５図は従来のディジタルリレー装
置の点検方式を説明するためのブロック図である。１Ｂ・・・母線　　　　　　　　１１．　ｎＬ・・・線
路ＩＣＢ　、　ｎＣＢ・・・しゃ断器ＢＰＴ　、　ＩＰＴ　、　ｎＰＴ　−・・変圧器１Ｃ・
・・監視用電源２・・・ディジタルリレー装置２ａｊ　、　２ａｎ　、　２ｃｍ・・補助リレー３・・
・ディジタルリレー　　４・・・入力変換器５・・・フ
ィルター（Ｆ［）６・・・サンプルホールド（Ｓ／Ｈ）７・・・マルチプレクサ（ＨＰＸ）８・・・アナログ／ディジタル変換器（Ａ１０変換器）
９・・・演算処理装置（ｃｐｕ）

Claims

【特許請求の範囲】

電力系統の電気量を入力し、これを所定の信号に変換し
て演算処理装置にて演算するディジタルリレー装置にお
いて、入力変換器の２次側にあるフィルター回路、サン
プルホールド回路、マルチプレクサ回路及びＡ／Ｄ変換
が正常であることを確認した上で、入力変換器の１次側
から監視用電源を印加して、予め設定した値と比較する
ことを特徴とするディジタルリレーの監視点検方式。