JPH0371769B2 - - Google Patents

Info

Publication number
JPH0371769B2
JPH0371769B2 JP55055557A JP5555780A JPH0371769B2 JP H0371769 B2 JPH0371769 B2 JP H0371769B2 JP 55055557 A JP55055557 A JP 55055557A JP 5555780 A JP5555780 A JP 5555780A JP H0371769 B2 JPH0371769 B2 JP H0371769B2
Authority
JP
Japan
Prior art keywords
layer
conductive material
plasma
etching
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55055557A
Other languages
English (en)
Other versions
JPS55145358A (en
Inventor
Moorii Piaasu Jon
Iban Reeraa Uiriamu
Josefu Radeigan Kenesu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS55145358A publication Critical patent/JPS55145358A/ja
Publication of JPH0371769B2 publication Critical patent/JPH0371769B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は半導体構成体の選択部分に所要物質の
領域をパターン形成する方法に関し、更に詳細に
は、半導体構成体の選択部分にアルミニウム又は
化学的に類似の物質で導電層を形成する為のプラ
ズマエツチング技術に関するものである。
半導体製造技術が継続して改良されると共に、
或る種の集積回路構成体の寸法は、半導体構成体
内に形成された種々の部分を相互に接続する為に
該構成体の表面上に形成されるアルミニウム又は
その他の金属配線の寸法により制限される様にな
つた。化学的エツチングのエツチング溶液は等方
性であり、その化学反応には指向性が無いので、
厚手の金属配線をその厚さ方向にエツチングする
と共に横方向寸法を正確に制御したい場合には不
適切である。半導体構成体をエツチングする場合
に更に正確な寸法制御を可能とすべく開発された
技術にプラズマを使用する技術がある。今ではプ
ラズマエツチングに関する種々の技術が開発され
ており、特許されているものもある。例えば、米
国特許第3615956号の「ガスプラズマ蒸気エツチ
ングプロセス」（Gas Plasma Vapor Etching
Process）、米国特許第3994793号の「アルミニウ
ムの反応性イオンによるエツチング」（Reactive
Ion Etching of Aluminum）、及び米国特許第
4057460号の「プラズマエツチングプロセス」
（Plasma Etching Process）等が存在する。
塩素を基にしたプラズマを使用して、ホトレジ
ストの如き積層された保護物質にアンダーカツ
ト、即ち下切込みを殆んど又は全く形成すること
無しにアルミニウムを除去するプラズマエツチン
グ方法が開発されている。しかしながら、この様
な従来のプラズマエツチング方法では、アルミニ
ウムの除去後アルミニウムの下に存在していたい
かなるシリコンをもエツチングしてしまうもので
ある。大量の集積回路を商業的規模で処理する場
合には１つの集積回路からアルミニウムが除去さ
れた後でもその後或る時間だけ集積回路の幾つか
又は全部がプラズマエツチング反応器内に残留さ
れるということ、又単一の集積回路においてさえ
プラズマエツチングによる物質の除去速度はエツ
チングされている表面の全面に渡つて必ずしも一
様ではないということから、アルミニウムの下層
物質のかなりの量がエツチングされるということ
があつた。例えば、集積回路のある部分では極め
て短時間に不要領域からアルミニウムが完全に除
去され、一方他の領域ではアルミニウムの除去に
より長時間を必要とすることもある。この場合
に、アルミニウムが比較的迅速に除去された領域
では引き続き下層物質がプラズマエツチングされ
て除去されることになる。通常この問題は金属配
線が下層シリコンに直接接触する箇所、例えばバ
イポーラ・トランジスタのエミツタやMOSトラ
ンジスタのソース及びドレイン等の集積回路部分
において最も重大である。これらの集積回路部分
では、PN接合がシリコン表面に近接しているこ
とが多く、従つてシリコンのプラズマエツチング
が僅かだとしてもPN接合を露出したり破壊して
半導体装置としての機能を損傷してしまう。
更に、シリコンはアルミニウムに溶融するの
で、シリコン上に形成されたアルミニウムはシリ
コンを部分的に溶かして構成体下層内に浸透し針
状部（スパイク）を形成し集積回路の機能を低下
させたり破壊したりする。この問題は下層の純粋
シリコンが溶けにくい混合物として飽和した又は
準飽和状態にあるアルミニウム−シリコンの合金
を使用することによりある程度解決可能である。
しかしながら、アルミニウム−シリコン合金を半
導体構成体表面から化学的に除去する場合、アル
ミニウム−シリコン混合物のうちのシリコンが部
分的に半導体構成体の表面上に残存する。この残
存シリコンにより半導体構成体表面の粗さは増加
し、爾後に表面上へ金属配線又は他の領域を形成
する場合に障害となる。
従つて、本発明の目的とする拠は半導体構成体
にアルミニウム又は化学的に類似した物質の層で
パターン形成する為に塩素を基にしたプラズマを
使用してエツチングする場合の困難性を解消する
方法を提供することである。本発明の他の目的と
しては、アルミニウム又は金属化層を形成する為
に選択された他の物質にシリコンを付加する必要
性を解消することである。
本発明は半導体装置等の半導体構成体上に形成
された物質層をパターン形成する方法で、特に、
半導体構成体上に金属配線を形成する方法であつ
て、本方法は、前記半導体構成体上に耐プラズマ
エツチング物質の合金で第１層を形成し、前記第
１層の表面上に導電層を形成し、プラズマエツチ
ングにより前記導電層の不要部分を除去し、而し
て露出された前記第１層の露出部分をエツチング
により除去し、且つ第１層の選択部分を除去して
アンダーカツトを形成し、該アンダーカツト上側
の導電物質部分を曲折させて該導電物質部分を半
導体構成体と接触させる各ステツプを有する。
尚、導電層の不要部分を除去するステツプとは、
例えば最初に導電層の所要部分に保護被覆、即ち
導電層の不要部分を除去する際に使用される処理
工程に影響されない被覆を形成した後に実施する
のが普通である。更に、本発明は、エツチングを
行なう場合にプラズマから保護すべき半導体構成
体の領域上に保護被覆を形成する為に使用するこ
とも可能である。
本発明に拠れば、集積回路構成体上での金属配
線又は他の物質層のより正確な寸法制御が可能で
あり、又プラズマエツチング気体に影響されない
物質の層を提供し、更にプラズマエツチング工程
が終了する迄半導体構成体の露出領域を保護す
る。この様な耐プラズマエツチング層は十分に薄
く構成可能であり、傾斜した端部を形成するため
に故意にアンダーカツトを構成する。更に、アル
ミニウム層と共に使用する場合には、耐プラズマ
エツチング層はアルミニウムの移動に対し拡散障
壁として機能し、金属化層を作る場合にシリコン
をアルミニウムに付加する必要がない。従つて、
接合が針状部の浸透形成により損傷されることか
ら確実に保護し、又従来のアルミニウム−シリコ
ン処理技術と比較して半導体構成体上に残す残留
物はより少なくなつている。又、耐エツチング層
は下層表面の凹凸又は不一様性を被覆する余分の
電気配線を提供し、電気泳動に対する耐向性を改
善した構造を提供している。
以下、図面を参考に本発明の具体的実施の態様
に付き説明する。第１図は半導体構成体１０の断
面図である。好適実施例においては電気配線を構
成体１０の表面１１の所望部分に接続して形成す
るものとする。半導体構成体１０は例えば集積回
路の如く任意のタイプの半導体構成体で良い。第
１図に示す如く、半導体構成体１０の表面１１上
に耐プラズマエツチング物質の層１２が形成され
ている。好適実施例においては、この層１２はタ
ングステン−チタニウムの合金で500乃至2000オ
ングストロームの厚さに形成する。タングステン
−チタン合金としては50乃至100重量％のタング
ステンを含有するものであるが、好適実施例とし
ては90重量％のタングステンを含有するものが良
い。この様な合金の層は周知の技術、例えばスパ
ツタリング、により形成することができる。構成
体１０は導電性物質、絶縁性物質、前以つて形成
された半導体物質、例えばこれらの例としてアル
ミニウム、二酸化シリコン、シリコンより成る任
意の領域を有することが可能である。１実施例と
して、層１２を形成する直前に構成体１０の全面
に渡り約200オングストロームの厚さのチタンの
薄層を形成する。このチタンの薄層はタングステ
ン−チタン層１２と構成体１０の間により信頼性
ある電気的接続を提供する。しかし、下層の就れ
もタングステン−チタン層１２の形成に影響を与
えることは無い。即ち、層１２は下層物質の表面
上に直接形成することが可能である。下層物質が
チタンである場合に、タングステン−チタン層１
２を形成すると、下層のチタンを幾分溶融してチ
タン層の基底に向かい程度が漸変する合金構造を
構成する。
本発明者等により約500〜2000オングストロー
ムの厚さに形成されたタングステン−チタン合金
は、塩素を基にしたプラズマ中でアルミニウム等
の上層物質をプラズマエツチングする場合に効果
的なエツチング阻止体として作用することを見出
した。即ち、この様なタングステン−チタン層は
塩素を基にしたプラズマの作用から影響を受け
ず、従つて集積回路等の半導体構成体１０下層の
敏感な領域をプラズマの影響から保護するという
ことを見出した。
第１図に示す如く、層１２の表面上にアルミニ
ウム又は化学的に同様な物質から成る層１５が形
成されている。「化学的に同様な物質」とは塩素
を基にしたエツチング気体内におきプラズマエツ
チングされ得る任意の物質を意味する。この様な
意味における化学的に同様な物質の例としてはシ
リコン、クロム、及びこれらの物質とアルミニウ
ムとの合金、等が挙げられるがこれらにのみ限定
されるべきものでは無い。この様なアルミニウム
又は他の物質の層１５は通常導電性で、例えばス
パツタリング等の適当な方法で下層にある集積回
路１０の設計上の要求に見合つた厚さに付着形成
可能である。１実施例として、アルミニウム層１
５は10000オングストロームの厚さで370℃の温度
でスパツタリングにより形成することができる。
アルミニウム層１５の表面上にはマスキング層１
７が形成されている。マスキング層１７は通常ホ
トレジストである。ホトレジスト層１７は半導体
製造技術における周知の方法により、露光し、現
像してその不要部分を除去する。その結果、第２
図に示す如く、ホトレジスト１７に開口が形成さ
れたアルミニウム層１５を部分的に露出し、一方
ホトレジストの領域１７ａ，１７ｂ，１７ｃ，１
７ｄはアルミニウム層１５の表面上に残存されて
夫々の対応する下層アルミニウム部分をエツチン
グから保護する。
次に、第３図に示す如く、市販されているプラ
ズマエツチング装置、例えばジオネツクス社
（Dionex Co.）製のアイビーシー5000プラズマエ
ツチング反応器（IPC 5000 Plasmaetch
reactor）を使用してアルミニウム層１５をプラ
ズマエツチングする。一般にアルミニウム層１５
をエツチングする場合には、例えば四塩化炭素等
の適当な塩素を含有するエツチング気体を使用す
る。上述した如く、塩素を基にしたプラズマはタ
ングステン−チタン層１２と反応しないので、タ
ングステン−チタン層１２はエツチング阻止体と
して作用する。アルミニウム層１５はプラズマを
使つてエツチングするので、ホトレジスト層１７
の端部下側においてアルミニウム層１５のアンダ
ーカツトを構成することが殆んど無く、構成して
も無視し得る程度のものである。従つて、アルミ
ニウム領域１５ａ，１５ｂ，１５ｃ，１５ｄはホ
トレジストの上層領域１７ａ，１７ｂ，１７ｃ，
１７ｄの夫々と実質的に同一の横方向寸法を有す
る。かくの如く、正確な寸法制御が容易に実施可
能である。
次いで、第４図に示す如く、アルミニウムの上
層１５をマスクとしてタングステン−チタン層１
２の露出された部分を化学的に除去する。好適実
施例においては、過酸化水素等の化学的エツチン
グ液を使用してタングステン−チタン層１２の露
出部分を除去する。この場合、過酸化水素に水酸
化アンモニウムを混合し化学的エツチングの速度
を低下させても良い。化学的エツチング液を用い
て層１２の露出部分を除去して半導体構成体１０
の表面１１の該当部分を露出させる。1500オング
ストロームの厚さを有しタングステンを90重量％
含有するタングステン−チタン合金層の場合に、
過酸化水素を使用して該層の全厚さに渡つてエツ
チング除去するのに１分要することが判明した。
周知の半導体製造技術を使用してホトレジスト
１７ａ，１７ｂ，１７ｃ，１７ｄを除去し、及
び／又は爾後の製造作業、例えばアルミニウム又
は他の金属の層を追加的に付着させる等、を実施
する。タングステン−チタン層１２は比較的薄い
ので、層１２を部分的に除去する為に使用される
化学的エツチング液はアルミニウム１５及びアル
ミニウム領域間に於ける領域の寸法を正確に制御
する。第４図に示す如く、上述の方法を実施する
ことにより、アルミニウム領域１５ａと半導体構
成体１０の領域１０ａとの間の接続が形成され、
同様に、領域１５ｂと１０ｂ間、１５ｃと１０ｃ
間、及び１５ｄと１０ｄ間にも同様な接続が形成
される。
更に、本発明においては、タングステン−チタ
ン合金を除去する為に化学的エツチング液を使用
するエツチングの工程を故意に延長し、上層金属
層に大きなアンダーカツトを形成して該金属層に
傾斜した端部を構成するが、これに付いて第５図
乃至第７図を参考に説明する。
第５図に示す如く、チタンの薄層２０が半導体
構成体１０上に形成されている。通常、層２０は
後に形成される合金層１２よりも薄く、好適実施
例としては200オングストロームの厚さとする。
前述のプロセスを使用して合金層１２及び金属層
１５を層２０上に形成し、層１５の所望部分をエ
ツチングすると第５図に示した状態となる。
次に、層１２及び２０を第５図に示した領域２
２部分を除去するのに必要とされる以上の時間に
渡つて故意にエツチング処理する。この過剰なエ
ツチング処理により層１５はアンダーカツトされ
て、第６図に示す状態となる。本発明の１実施例
で、層２０，１２，１５が夫々200，1300，7500
オングストロームの厚さを有する場合に、過酸化
水素と水酸化アンモニウムの50％−50％溶液を使
用した場合に、領域２２部分を除去するのに約１
分30秒かかつた。更に約30秒続けてエツチング処
理することにより層１５に十分な量のアンダーカ
ツトが形成されることが判明した。
第６図に示した状態から更に続くプロセスにお
いて、層１５は第７図に示す状態に変化される。
例えば、不図示の絶縁層を層１５上に形成する
と、熱及び積層物質の重量により金属層の突出部
は曲折されてアンダーカツト部の形状に適合す
る。これは、例えば周知の半導体処理技術を使用
して8000オングストロームの厚さに燐をドープし
た蒸着二酸化シリコン層を形成することにより実
施し得ることが判明した。
或る場合にはこの様な傾斜端部とした金属層１
５は有利である。何故ならば、積層する場合に上
層物質により緩やかな平面状態を提供することと
なり、従つて上層物質に割れ目や裂れ目等が発生
することを防止できるからである。更に、金属層
をエツチングしたりイオンミリングしたりして
「傾斜端部」を形成する従来の方法と比べて、本
方法では金属層１５の有効断面は実質的に一定に
保たれる。
叙上の如く、本発明方法により下層のシリコン
をプラズマエツチングすること無しに金属とシリ
コンとの接続を構成可能である。更に、タングス
テン−チタン層はアルミニウムが基体内に移動す
るのを防ぐ拡散障壁として作用し、シリコンをア
ルミニウムに添加する必要性を解消している。従
つて、本発明方法では接合部が浸透針状部の形成
により損壊されることからより確実に保護されて
おり、又金属接点を設けるべき集積回路のより滑
らかでより一様な上平面を提供する。更に、タン
グステン−チタン層は下層ウエハー構造における
非一様面を被覆する余分の電気的接続体を提供す
る。
【図面の簡単な説明】
第１図はタングステン−チタンの耐プラズマエ
ツチング層、アルミニウム層、ホトレジスト層を
示した半導体構成体の断面図：第２図はホトレジ
スト層が適当にパターン形成された後の状態を示
す断面図：第３図はアルミニウム層が部分的にプ
ラズマエツチングされた後の状態を示す断面図：
第４図はタングステン−チタン層の不要部分を化
学的処理により除去した後の状態を示す断面図：
第５図乃至第７図はアンダーカツトを形成しメタ
ル突出部を半導体構成体と接触させる状態を示す
夫々断面図：である。 （主要部分の符号の説明） １０：半導体構成
体、１２：タングステン−チタン層、１５：アル
ミニウム層、１７：ホトレジスト層。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体構成体上に導電物質層をパターン形成
    する方法において、前記半導体構成体上にタング
    ステンとチタンの合金で第１層を形成し、前記第
    １層上に導電物質層を形成し、塩素を含有するプ
    ラズマで前記導電物質層をプラズマエツチングし
    て不要部分を除去すると共にその際プラズマエツ
    チングは前記導電物質層の不用部分をエツチング
    除去した後は前記第１層により実質的に阻止さ
    れ、前記第１層の露出部分を塩素を基としないエ
    ツチングで除去し、前記導電物質層の下側に存在
    し且つその端部に隣接する前記第１層の選択部分
    を除去し、少なくとも第１層の除去した選択部分
    の上側に存在する導電物質部分を曲折させて該導
    電物質部分を前記半導体構成体と接触させる、上
    記各ステツプを有することを特徴とする方法。 ２ 特許請求の範囲第１項において、前記合金が
    タングステンを50乃至100重量％含有することを
    特徴とする方法。 ３ 特許請求の範囲第２項において、前記合金が
    タングステンを90重量％含有することを特徴とす
    る方法。 ４ 特許請求の範囲第１項において、前記導電物
    質は塩素を含有するプラズマでプラズマエツチン
    グ可能な物質であることを特徴とする方法。 ５ 特許請求の範囲第３項において、プラズマエ
    ツチングを塩素を含有するプラズマを使用して実
    施することを特徴とする方法。 ６ 特許請求の範囲第１項において、前記第１層
    の露出部分を除去する工程は化学的エツチングで
    実施することを特徴とする方法。 ７ 特許請求の範囲第６項において、化学的エツ
    チングに過酸化水素を使用することを特徴とする
    方法。 ８ 特許請求の範囲第７項において、化学的エツ
    チングに水酸化アンモニウムを使用することを特
    徴とする方法。 ９ 特許請求の範囲第１項において、前記第１層
    の厚さが500乃至2000Åであることを特徴とする
    方法。 １０ 特許請求の範囲第９項において、前記第１
    層の厚さが1500Åであることを特徴とする方法。 １１ 特許請求の範囲第１項において、前記第１
    層の露出部分を除去する前に前記導電物質層のプ
    ラズマエツチングを所望しない部分を耐プラズマ
    エツチング被膜で被覆することを特徴とする方
    法。 １２ 特許請求の範囲第１１項において、前記被
    覆がホトレジストであることを特徴とする方法。 １３ 特許請求の範囲第１項において、前記導電
    性物質がアルミニウムを有することを特徴とする
    方法。 １４ 特許請求の範囲第１３項において、前記導
    電性物質が更にクロム、シリコン、銅の内の少な
    くとも１つを含有することを特徴とする方法。 １５ 特許請求の範囲第１項において、前記半導
    体構成体に前以てチタン層を形成しておくことを
    特徴とする方法。 １６ 特許請求の範囲第１５項において、前記チ
    タン層の厚さが前記第１層よりも薄いことを特徴
    とする方法。 １７ 特許請求の範囲第１６項において、前記チ
    タン層の厚さが約200Åであることを特徴とする
    方法。
JP5555780A 1979-04-30 1980-04-28 Method of forming metal wire pattern on semiconductor structure using etchinggresistant tungsten titanium layer Granted JPS55145358A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/034,781 US4267012A (en) 1979-04-30 1979-04-30 Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer

Publications (2)

Publication Number Publication Date
JPS55145358A JPS55145358A (en) 1980-11-12
JPH0371769B2 true JPH0371769B2 (ja) 1991-11-14

Family

ID=21878557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5555780A Granted JPS55145358A (en) 1979-04-30 1980-04-28 Method of forming metal wire pattern on semiconductor structure using etchinggresistant tungsten titanium layer

Country Status (2)

Country Link
US (1) US4267012A (ja)
JP (1) JPS55145358A (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
DE3005301C2 (de) * 1980-02-13 1985-11-21 Telefunken electronic GmbH, 7100 Heilbronn Varaktor- oder Mischerdiode
US4381215A (en) * 1980-05-27 1983-04-26 Burroughs Corporation Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
US4612257A (en) * 1983-05-02 1986-09-16 Signetics Corporation Electrical interconnection for semiconductor integrated circuits
US4517225A (en) * 1983-05-02 1985-05-14 Signetics Corporation Method for manufacturing an electrical interconnection by selective tungsten deposition
US4501061A (en) * 1983-05-31 1985-02-26 Advanced Micro Devices, Inc. Fluorine plasma oxidation of residual sulfur species
US4443295A (en) * 1983-06-13 1984-04-17 Fairchild Camera & Instrument Corp. Method of etching refractory metal film on semiconductor structures utilizing triethylamine and H2 O2
US4486946A (en) * 1983-07-12 1984-12-11 Control Data Corporation Method for using titanium-tungsten alloy as a barrier metal in silicon semiconductor processing
FR2561443B1 (fr) * 1984-03-19 1986-08-22 Commissariat Energie Atomique Procede pour interconnecter les zones actives et/ou les grilles d'un circuit integre cmos
US4672420A (en) * 1984-03-26 1987-06-09 Advanced Micro Devices, Inc. Integrated circuit structure having conductive, protective layer for multilayer metallization to permit reworking
US4845050A (en) * 1984-04-02 1989-07-04 General Electric Company Method of making mo/tiw or w/tiw ohmic contacts to silicon
US5111276A (en) * 1985-03-19 1992-05-05 National Semiconductor Corp. Thick bus metallization interconnect structure to reduce bus area
US4668335A (en) * 1985-08-30 1987-05-26 Advanced Micro Devices, Inc. Anti-corrosion treatment for patterning of metallic layers
EP0268426A3 (en) * 1986-11-17 1989-03-15 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits
USRE34821E (en) * 1986-11-17 1995-01-03 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
US4787958A (en) * 1987-08-28 1988-11-29 Motorola Inc. Method of chemically etching TiW and/or TiWN
NL8800220A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht.
US5266835A (en) * 1988-02-02 1993-11-30 National Semiconductor Corporation Semiconductor structure having a barrier layer disposed within openings of a dielectric layer
US5229311A (en) * 1989-03-22 1993-07-20 Intel Corporation Method of reducing hot-electron degradation in semiconductor devices
US4874713A (en) * 1989-05-01 1989-10-17 Ncr Corporation Method of making asymmetrically optimized CMOS field effect transistors
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
JP2509713B2 (ja) * 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5225040A (en) * 1990-04-16 1993-07-06 Raytheon Company Process for patterning metal connections in small-geometry semiconductor structures
US5296407A (en) * 1990-08-30 1994-03-22 Seiko Epson Corporation Method of manufacturing a contact structure for integrated circuits
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
US5227325A (en) * 1992-04-02 1993-07-13 Micron Technology, Incl Method of forming a capacitor
US5376585A (en) * 1992-09-25 1994-12-27 Texas Instruments Incorporated Method for forming titanium tungsten local interconnect for integrated circuits
US5556507A (en) * 1994-03-03 1996-09-17 Silicon Systems, Inc. Multifunctional contactless interconnect technology
JPH08162425A (ja) 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
US5952244A (en) * 1996-02-15 1999-09-14 Lam Research Corporation Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5846443A (en) * 1996-07-09 1998-12-08 Lam Research Corporation Methods and apparatus for etching semiconductor wafers and layers thereof
US5911887A (en) * 1996-07-19 1999-06-15 Cypress Semiconductor Corporation Method of etching a bond pad
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US5980768A (en) * 1997-03-07 1999-11-09 Lam Research Corp. Methods and apparatus for removing photoresist mask defects in a plasma reactor
US6087266A (en) * 1997-06-27 2000-07-11 Lam Research Corporation Methods and apparatus for improving microloading while etching a substrate
US6090304A (en) * 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
US20050032351A1 (en) * 1998-12-21 2005-02-10 Mou-Shiung Lin Chip structure and process for forming the same
US6191046B1 (en) 1999-03-11 2001-02-20 Advanced Micro Devices, Inc. Deposition of an oxide layer to facilitate photoresist rework on polygate layer
US6798073B2 (en) 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480412A (en) * 1968-09-03 1969-11-25 Fairchild Camera Instr Co Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices
US3615956A (en) * 1969-03-27 1971-10-26 Signetics Corp Gas plasma vapor etching process
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
US3881884A (en) * 1973-10-12 1975-05-06 Ibm Method for the formation of corrosion resistant electronic interconnections
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
GB1499857A (en) * 1975-09-18 1978-02-01 Standard Telephones Cables Ltd Glow discharge etching
JPS5254378A (en) * 1975-10-29 1977-05-02 Fujitsu Ltd Production of semiconductor device
US4069096A (en) * 1975-11-03 1978-01-17 Texas Instruments Incorporated Silicon etching process
US4021270A (en) * 1976-06-28 1977-05-03 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4057460A (en) * 1976-11-22 1977-11-08 Data General Corporation Plasma etching process
JPS5374392A (en) * 1976-12-15 1978-07-01 Hitachi Ltd Multi-layer coat formation method
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JPS5494196A (en) * 1977-12-30 1979-07-25 Ibm Metallic layer removing method

Also Published As

Publication number Publication date
JPS55145358A (en) 1980-11-12
US4267012A (en) 1981-05-12

Similar Documents

Publication Publication Date Title
JPH0371769B2 (ja)
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4410622A (en) Forming interconnections for multilevel interconnection metallurgy systems
US5786272A (en) Metallization over tungsten plugs
KR930005949B1 (ko) 반도체 디바이스 제조공정
US4417387A (en) Gold metallization in semiconductor devices
US4289834A (en) Dense dry etched multi-level metallurgy with non-overlapped vias
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
US4062720A (en) Process for forming a ledge-free aluminum-copper-silicon conductor structure
JP2769332B2 (ja) 電気的にプログラム可能な集積回路の製法
JPS5846631A (ja) 半導体装置及びその製造方法
EP0377245B1 (en) Semiconductor device and method of manufacturing a semiconductor device
US4745089A (en) Self-aligned barrier metal and oxidation mask method
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
TWI227046B (en) Process of metal interconnects
KR0149572B1 (ko) 구리막 식각방법
JPH10209276A (ja) 配線形成方法
JPH02117153A (ja) 半導体素子の形成方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JPH05299397A (ja) 金属プラグの形成方法
US3923562A (en) Process for producing monolithic circuits
JPS6320383B2 (ja)
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
JPH088261A (ja) 半導体装置の製造方法