JPH0373477B2 - - Google Patents
Info
- Publication number
- JPH0373477B2 JPH0373477B2 JP58149028A JP14902883A JPH0373477B2 JP H0373477 B2 JPH0373477 B2 JP H0373477B2 JP 58149028 A JP58149028 A JP 58149028A JP 14902883 A JP14902883 A JP 14902883A JP H0373477 B2 JPH0373477 B2 JP H0373477B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- low voltage
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は二電源形印字素子駆動集積回路に関
し、特に、サーマルヘツド発熱体のごとき印字素
子を二電源で駆動する場合供給される低電圧の電
圧が低下すると出力トランジスタがオフとなり、
サーマルヘツドへの誤信号が供給されないように
するための新規な改良に関するものである。
し、特に、サーマルヘツド発熱体のごとき印字素
子を二電源で駆動する場合供給される低電圧の電
圧が低下すると出力トランジスタがオフとなり、
サーマルヘツドへの誤信号が供給されないように
するための新規な改良に関するものである。
従来、用いられていたサーマルヘツド駆動回路
においては、レベルシフトおよびバツフアを制御
するためのロジツク回路に供給されている低電圧
の電圧が低下すると、高電圧電源に接続された出
力トランジスタがオン状態のままであるため、出
力トランジスタに接続された発熱素子が無制御状
態で作動することとなり、印字ミスおよび過電流
による破壊となることがあり、重大な欠陥となつ
ていた。
においては、レベルシフトおよびバツフアを制御
するためのロジツク回路に供給されている低電圧
の電圧が低下すると、高電圧電源に接続された出
力トランジスタがオン状態のままであるため、出
力トランジスタに接続された発熱素子が無制御状
態で作動することとなり、印字ミスおよび過電流
による破壊となることがあり、重大な欠陥となつ
ていた。
本発明は、以上のような欠点をすみやかに除去
するための極めて効果的な手段を提供することを
目的とするもので、特に、低電圧系のロジツク回
路に接続されたゲート回路と、このゲート回路の
出力に接続されたレベルシフト回路と、このレベ
ルシフト回路の出力に接続された出力トランジス
タと、前記ゲート回路に接続された電源切換回路
と、この電源切換回路に接続された降圧回路と、
前記低電圧系ロジツク回路と前記電源切換回路に
供給される低電圧を入力する低電圧入力端子と、
前記降圧回路に供給される高電圧を入力する高電
圧入力端子とを備え、前記低電圧入力端子より供
給される低電圧の電圧が低下した場合、低電圧電
源用電圧検出回路がこのことを検出して信号を出
力し、この信号により前記電源切換回路が切換わ
り、前記ゲート回路に前記降圧回路からの低電圧
が供給されると共に、前記ゲート回路の出力がＬ
レベルとなり前記出力トランジスタをオフ状態に
するようにした構成である。
するための極めて効果的な手段を提供することを
目的とするもので、特に、低電圧系のロジツク回
路に接続されたゲート回路と、このゲート回路の
出力に接続されたレベルシフト回路と、このレベ
ルシフト回路の出力に接続された出力トランジス
タと、前記ゲート回路に接続された電源切換回路
と、この電源切換回路に接続された降圧回路と、
前記低電圧系ロジツク回路と前記電源切換回路に
供給される低電圧を入力する低電圧入力端子と、
前記降圧回路に供給される高電圧を入力する高電
圧入力端子とを備え、前記低電圧入力端子より供
給される低電圧の電圧が低下した場合、低電圧電
源用電圧検出回路がこのことを検出して信号を出
力し、この信号により前記電源切換回路が切換わ
り、前記ゲート回路に前記降圧回路からの低電圧
が供給されると共に、前記ゲート回路の出力がＬ
レベルとなり前記出力トランジスタをオフ状態に
するようにした構成である。
以下、図面と共に本発明による二電源形印字素
子駆動用集積回路の好適な実施例について詳細に
説明する。
子駆動用集積回路の好適な実施例について詳細に
説明する。
図面において、符号１で示されるものは低電圧
入力端子２より供給される低電圧で駆動される低
電圧系（＋5V）のロジツク回路であり、このロ
ジツク回路１の各出力はNANDゲート回路コン
トロール回路３の各入力が端子３ａ，３ｂに入力
されている。
入力端子２より供給される低電圧で駆動される低
電圧系（＋5V）のロジツク回路であり、このロ
ジツク回路１の各出力はNANDゲート回路コン
トロール回路３の各入力が端子３ａ，３ｂに入力
されている。
このゲート回路３の出力はレベルシフトおよび
バツフア回路４に接続され、このレベルシフトお
よびバツフア回路４の出力はＮ形MOSトランジ
スタからなる出力トランジスタ５のゲートに接続
されている。この出力トランジスタ５のソースは
接地されているとともに、そのドレインはサーマ
ルヘツド（図示せず）を構成する発熱素子６に接
続され、この発熱素子６の他端６ａには発熱体駆
動電源が接続されている。
バツフア回路４に接続され、このレベルシフトお
よびバツフア回路４の出力はＮ形MOSトランジ
スタからなる出力トランジスタ５のゲートに接続
されている。この出力トランジスタ５のソースは
接地されているとともに、そのドレインはサーマ
ルヘツド（図示せず）を構成する発熱素子６に接
続され、この発熱素子６の他端６ａには発熱体駆
動電源が接続されている。
ゲート回路３には、ゲート電源ライン７ｄとし
て電源切換回路７の出力端子７ａが接続されてお
り、この電源切換回路７の第１端子７ｂには、高
電圧入力端子２０に接続された降圧回路８が接続
されている。
て電源切換回路７の出力端子７ａが接続されてお
り、この電源切換回路７の第１端子７ｂには、高
電圧入力端子２０に接続された降圧回路８が接続
されている。
電源切換回路７は、図面には示されていない
が、公知の電子切換回路より構成されており、そ
の作動を制御するために、高電圧電源入力端子２
０に接続された低電圧電源用電圧検出回路９が接
続されていると共に、この低電圧電源用電圧検出
回路９には低電圧入力端子２より低電圧が供給さ
れている。
が、公知の電子切換回路より構成されており、そ
の作動を制御するために、高電圧電源入力端子２
０に接続された低電圧電源用電圧検出回路９が接
続されていると共に、この低電圧電源用電圧検出
回路９には低電圧入力端子２より低電圧が供給さ
れている。
さらに、低電圧入力端子２より電源ライン１０
を経て低電圧系のロジツク回路１に低電圧が供給
されていると共に、ロジツク回路１の他方の出力
すなわち、ゲート回路３の他方の入力端子３ｂに
は抵抗RLが接地されている。又、レベルシフト
およびバツフア回路４には、高電圧が高電圧入力
端子２０より供給されている。
を経て低電圧系のロジツク回路１に低電圧が供給
されていると共に、ロジツク回路１の他方の出力
すなわち、ゲート回路３の他方の入力端子３ｂに
は抵抗RLが接地されている。又、レベルシフト
およびバツフア回路４には、高電圧が高電圧入力
端子２０より供給されている。
以上のような構成において、本発明による二電
源形印字素子駆動用集積回路を作動させる場合に
ついて述べると、低電圧入力端子２より低電圧お
よび高電圧電源入力端子２０より高電圧を供給す
ることにより、低電圧電源用電圧検出回路９が作
動して電源切換回路７の出力端子７ａが第２端子
７ｃと接続しているため、低電圧（＋5V）がゲ
ート回路３およびロジツク回路１に供給され、ロ
ジツク回路１からは、各々正常な信号が出ている
ためゲート回路３が作動し、レベルシフトおよび
バツフア回路４を介して出力トランジスタ５がオ
ン又はオフとなり、ロジツク回路１の信号出力に
応じて発熱素子６のオン、オフが正常に行なわれ
ている。
源形印字素子駆動用集積回路を作動させる場合に
ついて述べると、低電圧入力端子２より低電圧お
よび高電圧電源入力端子２０より高電圧を供給す
ることにより、低電圧電源用電圧検出回路９が作
動して電源切換回路７の出力端子７ａが第２端子
７ｃと接続しているため、低電圧（＋5V）がゲ
ート回路３およびロジツク回路１に供給され、ロ
ジツク回路１からは、各々正常な信号が出ている
ためゲート回路３が作動し、レベルシフトおよび
バツフア回路４を介して出力トランジスタ５がオ
ン又はオフとなり、ロジツク回路１の信号出力に
応じて発熱素子６のオン、オフが正常に行なわれ
ている。
しかしながら、低電圧入力端子２より供給され
る低電圧の電圧力低下した場合には、ロジツク回
路１には電源が供給されなくなり、低電圧電源用
電圧検出回路９が作動しないため、電源切換回路
７の出力端子７ａが第１端子７ｂと接続するよう
に切換えられ、高電圧を降圧回路８で降圧して得
られた低電圧がゲート電源ライン７ｄを経てロジ
ツク回路３に供給されて、ロジツク回路３のみは
作動を継続することができる。
る低電圧の電圧力低下した場合には、ロジツク回
路１には電源が供給されなくなり、低電圧電源用
電圧検出回路９が作動しないため、電源切換回路
７の出力端子７ａが第１端子７ｂと接続するよう
に切換えられ、高電圧を降圧回路８で降圧して得
られた低電圧がゲート電源ライン７ｄを経てロジ
ツク回路３に供給されて、ロジツク回路３のみは
作動を継続することができる。
この場合、ロジツク回路３の他方の入力端子３
ｂに接続された抵抗器RLの端子電圧が、低電圧
電源２のオフと連動してＬレベルになるため、ロ
ジツク回路３の出力はＬレベルとなり、出力トラ
ンジスタ５がオフとなることによつて、発熱素子
６は通電されず、破壊されることはなくなるもの
である。
ｂに接続された抵抗器RLの端子電圧が、低電圧
電源２のオフと連動してＬレベルになるため、ロ
ジツク回路３の出力はＬレベルとなり、出力トラ
ンジスタ５がオフとなることによつて、発熱素子
６は通電されず、破壊されることはなくなるもの
である。
本発明による二電源形印字駆動用集積回路は、
以上のような構成と作用とを備えているため、た
とえ低電圧入力端子２より供給される低電圧の電
圧が低下してロジツク回路が作動しなくなつた場
合でも、別の高圧を降圧した低電圧により、ゲー
ト回路のみは正常に作動することができ、それに
よつて、出力トランジスタの誤動作を防止するこ
とができるので、印字ミスおよび発熱素子の破壊
は極めて確実に防止されるものである。
以上のような構成と作用とを備えているため、た
とえ低電圧入力端子２より供給される低電圧の電
圧が低下してロジツク回路が作動しなくなつた場
合でも、別の高圧を降圧した低電圧により、ゲー
ト回路のみは正常に作動することができ、それに
よつて、出力トランジスタの誤動作を防止するこ
とができるので、印字ミスおよび発熱素子の破壊
は極めて確実に防止されるものである。
図面は、本発明による二電源形サーマルヘツド
駆動集積回路を示すための回路図である。 １はロジツク回路、２は低電圧入力端子、３は
ゲート回路、３ａ，３ｂは入力端子、４はレベル
シフトおよびバツフア回路、５は出力トランジス
タ、６は発熱素子、７は電源切換回路、８は降圧
回路、９は低電圧電源用電圧検出回路、１０は電
源ライン、２０は高電圧入力端子、である。
駆動集積回路を示すための回路図である。 １はロジツク回路、２は低電圧入力端子、３は
ゲート回路、３ａ，３ｂは入力端子、４はレベル
シフトおよびバツフア回路、５は出力トランジス
タ、６は発熱素子、７は電源切換回路、８は降圧
回路、９は低電圧電源用電圧検出回路、１０は電
源ライン、２０は高電圧入力端子、である。
Claims (1)
- １ 低電圧供給ラインに接続される第１の端子及
び電圧検出回路と、第２の端子と高い電圧供給ラ
インとの間に接続される降圧回路と、前記低電圧
供給ラインとコントロール回路との間に接続され
るロジツク回路と、前記コントロール回路と出力
トランジスタの間に接続されるレベルシフト回路
と、前記コントロール回路の電圧供給端子に接続
される第３の端子とから成つて、前記低電圧ライ
ンの電圧が所定の電圧より低い時に、前記電圧検
出回路から出力される信号により第１の端子と第
３の端子間の接続を開放すると共に第２の端子と
第３の端子間の接続を行つて前記コントロール回
路に前記降圧回路からの低電圧を供給して、前記
コントロール回路から出力される信号により前記
出力トランジスタを制御することを特徴とする二
電源形印字素子駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149028A JPS6040263A (ja) | 1983-08-15 | 1983-08-15 | 二電源形印字素子駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149028A JPS6040263A (ja) | 1983-08-15 | 1983-08-15 | 二電源形印字素子駆動用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6040263A JPS6040263A (ja) | 1985-03-02 |
| JPH0373477B2 true JPH0373477B2 (ja) | 1991-11-21 |
Family
ID=15466087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149028A Granted JPS6040263A (ja) | 1983-08-15 | 1983-08-15 | 二電源形印字素子駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040263A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3950662A (en) * | 1974-06-04 | 1976-04-13 | Photocircuits Division Of Kollmorgen Corporation | Self-commutating motor and printed circuit armature therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848449U (ja) * | 1981-09-29 | 1983-04-01 | 富士通株式会社 | 感熱記録装置における熱印刷ヘツド保護回路 |
| JPS5964374A (ja) * | 1982-10-05 | 1984-04-12 | Sanyo Electric Co Ltd | サ−マルヘツド駆動装置 |
-
1983
- 1983-08-15 JP JP58149028A patent/JPS6040263A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6040263A (ja) | 1985-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0651489B1 (en) | Abnormality detecting device for relay | |
| JPH09512371A (ja) | データ通信バスを有する回路 | |
| KR910002033B1 (ko) | 메모리 셀의 센스앰프 구동회로 | |
| JPH05101686A (ja) | マイクロコンピユータ | |
| JPH0114739B2 (ja) | ||
| JPH0373477B2 (ja) | ||
| US4599672A (en) | Failsafe power-up/power-down switch | |
| JP3786155B2 (ja) | コントローラ | |
| JPH0347193B2 (ja) | ||
| JP2002528938A (ja) | 少なくとも１つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
| JPH0221810Y2 (ja) | ||
| JPH0454515Y2 (ja) | ||
| JP2692368B2 (ja) | Ｉｃカード | |
| KR100316933B1 (ko) | 솔레노이드 구동 회로 | |
| JP3608260B2 (ja) | 負荷制御回路における負荷保護回路 | |
| JPS61265917A (ja) | 負荷駆動回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPH07321627A (ja) | Ｔｔｌ回路 | |
| JPH07325780A (ja) | マイコンの入出力回路 | |
| JPH0644186Y2 (ja) | Ｍｏｓｆｅｔ保護回路 | |
| KR100233273B1 (ko) | 반도체 장치의 출력버퍼 회로 | |
| JPH07101998B2 (ja) | モ−タ駆動回路 | |
| JP2690788B2 (ja) | 半導体装置 | |
| JP2001268889A (ja) | ゲートドライバ及び電力変換装置 | |
| JPH0557916B2 (ja) |