JPH0374863B2 - - Google Patents
Info
- Publication number
- JPH0374863B2 JPH0374863B2 JP3068984A JP3068984A JPH0374863B2 JP H0374863 B2 JPH0374863 B2 JP H0374863B2 JP 3068984 A JP3068984 A JP 3068984A JP 3068984 A JP3068984 A JP 3068984A JP H0374863 B2 JPH0374863 B2 JP H0374863B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- output
- generates
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/247—Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はHDB−３型バイポーラ信号のエラー
検出回路に関する。
検出回路に関する。
HDB−３型バイポーラ信号とは、連続した
“０”信号をなくすため、４連続した“０”信号
に対して、４番目の“０”信号を“１”信号に
し、かつデータ信号と区別するため、信号のバイ
ポーラルールをみだし“１”信号をその前のバイ
ポーラー信号の極性と同極性とする。また、夫々
のバイオレーシヨンパルスどうしが逆極性になる
よう、データ信号の直後に“１”信号を付加す
る、バイポーラ信号である。
“０”信号をなくすため、４連続した“０”信号
に対して、４番目の“０”信号を“１”信号に
し、かつデータ信号と区別するため、信号のバイ
ポーラルールをみだし“１”信号をその前のバイ
ポーラー信号の極性と同極性とする。また、夫々
のバイオレーシヨンパルスどうしが逆極性になる
よう、データ信号の直後に“１”信号を付加す
る、バイポーラ信号である。
従来、この種の回路はエラー検出回路として使
用されている。一方、HDB−３型バイポーラ信
号を使用したシステムでは、システムの制御信号
として、後述するようなパルストリオが使用され
ている。しかし、このパルストリオは、エラーパ
ルスと類似しているため、従来のエラー検出回路
をHDB−３型バイポーラ信号のエラー検出とし
て使用する場合には、バイポーラ信号エラーとパ
ルストリオを区別するため、パルストリオ検出回
路を別に設けなければならず、回路が大型化する
という問題がある。
用されている。一方、HDB−３型バイポーラ信
号を使用したシステムでは、システムの制御信号
として、後述するようなパルストリオが使用され
ている。しかし、このパルストリオは、エラーパ
ルスと類似しているため、従来のエラー検出回路
をHDB−３型バイポーラ信号のエラー検出とし
て使用する場合には、バイポーラ信号エラーとパ
ルストリオを区別するため、パルストリオ検出回
路を別に設けなければならず、回路が大型化する
という問題がある。
本発明の目的は、上述の欠点を除去しバイポー
ラ信号エラーとパルストリオを区別するためのパ
ルストリオ検出回路を個別に設けることなく
HDB−３型バイポーラ信号のエラーを検出でき
る検出回路を提供することにある。
ラ信号エラーとパルストリオを区別するためのパ
ルストリオ検出回路を個別に設けることなく
HDB−３型バイポーラ信号のエラーを検出でき
る検出回路を提供することにある。
本発明の検出回路は、HDB−３型バイポーラ
信号をバイポーラーユニポーラ変換した後の正極
性パルスの負極性パルスに相当する第１および第
２のユニポーラ信号が入力される第１および第２
の入力端子と、前記第１のユニポーラ信号を計数
するとともにその計数値を前記第２のユニポーラ
信号でリセツトすることにより前記正極性パルス
の２連続を示す第１の検出信号を発生する第１の
カウンタ３と、前記第２のユニポーラ信号を計数
するとともにその計数値が前記第１のユニポーラ
信号によりリセツトすることにより前記負極性パ
ルスの２連続を示す検出信号を発生する第２のカ
ウンタ４と、前記第２の検出信号でリセツトされ
る前に前記第１の検出信号が２個連続するとき第
１の出力信号を発生しＮ個連続するとき第２の出
力信号を発生する第３のカウンタ５と、前記第１
の検出信号でリセツトされる前に前記第２の検出
信号が２個連続するとき第３の出力信号を発生
し、Ｎ個連続するとき第４の出力信号を発性する
第４のカウンタ６と、前記第２の検出信号でリセ
ツトされる前に前記第２の出力信号をＭ個計数す
るとき第５の出力信号を発生する第５のカウンタ
７と、前記第１の検出信号でリセツトされる前に
前記第４の出力信号を前記Ｍ個計数するとき第６
の出力信号を発生する第６のカウンタ８と、前記
第５または第６の出力信号が所定の時間内に出力
されるときリセツト信号を発生するゲート回路１
１，１２と、前記リセツト信号によりリセツトさ
れるまでに前記第１または第３の出力信号を所定
数計数するときエラーパルス検出信号を出力する
第７のカウンタ９とから構成されたことを特徴と
している。
信号をバイポーラーユニポーラ変換した後の正極
性パルスの負極性パルスに相当する第１および第
２のユニポーラ信号が入力される第１および第２
の入力端子と、前記第１のユニポーラ信号を計数
するとともにその計数値を前記第２のユニポーラ
信号でリセツトすることにより前記正極性パルス
の２連続を示す第１の検出信号を発生する第１の
カウンタ３と、前記第２のユニポーラ信号を計数
するとともにその計数値が前記第１のユニポーラ
信号によりリセツトすることにより前記負極性パ
ルスの２連続を示す検出信号を発生する第２のカ
ウンタ４と、前記第２の検出信号でリセツトされ
る前に前記第１の検出信号が２個連続するとき第
１の出力信号を発生しＮ個連続するとき第２の出
力信号を発生する第３のカウンタ５と、前記第１
の検出信号でリセツトされる前に前記第２の検出
信号が２個連続するとき第３の出力信号を発生
し、Ｎ個連続するとき第４の出力信号を発性する
第４のカウンタ６と、前記第２の検出信号でリセ
ツトされる前に前記第２の出力信号をＭ個計数す
るとき第５の出力信号を発生する第５のカウンタ
７と、前記第１の検出信号でリセツトされる前に
前記第４の出力信号を前記Ｍ個計数するとき第６
の出力信号を発生する第６のカウンタ８と、前記
第５または第６の出力信号が所定の時間内に出力
されるときリセツト信号を発生するゲート回路１
１，１２と、前記リセツト信号によりリセツトさ
れるまでに前記第１または第３の出力信号を所定
数計数するときエラーパルス検出信号を出力する
第７のカウンタ９とから構成されたことを特徴と
している。
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を示すブロツク図で
ある。まず、システムの制御信号等として使用さ
れるパルストリオについて説明する。
ある。まず、システムの制御信号等として使用さ
れるパルストリオについて説明する。
パルストリオとは３パルス１組のパルス列から
構成され、このパルス列を第２図ａに示すように
並べることにより、AC成分をもたせることがで
きる。このパルストリオは、バイポーラ規則を満
たさない点でバイポーラ信号エラーと似ている。
またこのAC成分は、1005Hz〜3016Hzの間で変換
された信号に対応するもので、その密度として
は、例えば11パルス分のタイムスロツト中に１個
のパルストリオ含むようなパルストリオ密度1/11
から、４パルス中に１個のパルストリオを含むと
いうパルストリオ密度1/4まであり、この密度に
対応して警報等の制御信号を割当て、対向局に通
知する。第１図において、端子１および２からエ
ラーのないHDB−３型バイポーラ信号（第３図
ａ）を、バイポーラーユニポーラ変換した後の正
極性パルと負極性パルスに相当するユニポーラ信
号（第３図ｂ）が極性別にカウンタ３および４の
クロツク端子Ｃとリセツト端子Ｒに与えられる。
カウンタ３および４は、計数動作とリセツト動作
を交互に繰り返すため、片側の極性に相当するユ
ニポーラ信号が連続して２パルス以上入力される
とＱ１が出力されるためバイオレーシヨンパルス
だけが抽出され、第３図ｃに示す抽出信号として
カウンタ５および６に供給される。
構成され、このパルス列を第２図ａに示すように
並べることにより、AC成分をもたせることがで
きる。このパルストリオは、バイポーラ規則を満
たさない点でバイポーラ信号エラーと似ている。
またこのAC成分は、1005Hz〜3016Hzの間で変換
された信号に対応するもので、その密度として
は、例えば11パルス分のタイムスロツト中に１個
のパルストリオ含むようなパルストリオ密度1/11
から、４パルス中に１個のパルストリオを含むと
いうパルストリオ密度1/4まであり、この密度に
対応して警報等の制御信号を割当て、対向局に通
知する。第１図において、端子１および２からエ
ラーのないHDB−３型バイポーラ信号（第３図
ａ）を、バイポーラーユニポーラ変換した後の正
極性パルと負極性パルスに相当するユニポーラ信
号（第３図ｂ）が極性別にカウンタ３および４の
クロツク端子Ｃとリセツト端子Ｒに与えられる。
カウンタ３および４は、計数動作とリセツト動作
を交互に繰り返すため、片側の極性に相当するユ
ニポーラ信号が連続して２パルス以上入力される
とＱ１が出力されるためバイオレーシヨンパルス
だけが抽出され、第３図ｃに示す抽出信号として
カウンタ５および６に供給される。
カウンタ５は、カウンタ４の出力信号でリセツ
トされる前にカウンタ３の出力信号が２個連続す
るときＱ１に出力を発生し、Ｎ個連続するときＱ
３に出力を発生する。一方カウンタ６は、カウン
タ３の出力信号でリセツトされる前にカウンタ４
の出力信号が２個連続するときＱ１に出力を発生
し、Ｎ個連続するときＱ２に出力を発生する。こ
のとき、第３図ａのように、入力バイポーラ信号
に誤りがなければ、カウンタ５，６の出力Ｑ１に
は、第３図ｄに示すように何らエラーパルスは発
生しない。しかし、第４図ａに示すように、
HDB−３信号中にエラーをもつパルスが第４図
ｂの様にバイポーラーユニポーラ変換された後端
子１，２印加された場合には、第４図ｄに示すよ
うに、HDR−３中のエラーを検出しこの検出信
号をゲート１０を介して、カウンタ９に与える。
一方、ボイポーラ信号としてのパルストリオは、
第２図ａに示すように、AC成分の極性が反転す
るまでの間かならず（＋−＋）（＋−＋）（＋−
＋）の如く片側に同極性のパルス（この場合は＋
極性）が２回ずつ存在する。これがバイポーラユ
ニポーラ変換された後第２図ｂに示す様に第１図
に示すHDB−３エラー検出回路に入力されると、
上述のパルスのかたよりは、第２図ｃおよびｄに
示されるよう連続して検出されるため、単発的に
生ずるバイポーラ信号のエラーパルスとは明確に
区別できる。ここで、片側にエラーパルスが最低
何回連続検出されたらエラーパルスではなく、パ
ルストリオと判断すべきかを考慮してみる。パル
ストリオの周波数3016Hzでパルストリオ密度が1/
１１のとき、１／（3016×２）＝166×10-6より1/2
周期は166μSである。その中に1/11のパルストリ
オは、（166＋10-6）／（11×488×10-6）≒31組
存在する（2048kbの信号でパルスくり返し周期
は488nSである）。第２図ｂ，ｃから明らかなよ
うにAC成分て考え、極性が変わる部分ではHDB
−３検出回路の所で１パルス打ち消されるため、
全体として片側に連続30パルス以上エラーパルス
を検出したらパルストリオと判断できる。すなわ
ち、第１図の回路において端子１，２にユニポー
ラ変換されたパルストリオ（第２図ｂ）が入力さ
れると、カウンタ４は第２図ｃに示す信号をＱ１
出力として出力し、カウンタ６に供給する。カウ
ンタ６はカウンタ４の出力は計数し、ゲート１０
にその計数結果をＱ１出力として出力するととも
に８パルス毎にＱ３出力としてカウンタ８に信号
を供給し、カウンタ８は２パルス毎にゲート１１
に信号を出力する。従つて、カウンタ４の出力Ｑ
１が16パルス出力する毎にカウンタ８はカウント
アツプし、パルストリオ信号検出とみなしゲート
１１に信号を与えるため、カウンタ９はリセツト
され、カウンタ９の出力Ｑが出力するための計数
合計がパルストリオ信号を検出る個数よりも大き
い出力には信号が与えられない。しかし、第５図
ａ〜ｄに示すようにパルストリオではないエラー
信号の場合には、カウンタ９はリセツトされない
ため、ゲート１０の出力が、あるエラーレートを
設定するための所定の時間内に所定の数に達する
とカウンタ９はカウントアツプしＱ出力としてエ
ラー表示のための信号を出力する。端子１３は上
記時間を設定するためのパルス入力端子である。
トされる前にカウンタ３の出力信号が２個連続す
るときＱ１に出力を発生し、Ｎ個連続するときＱ
３に出力を発生する。一方カウンタ６は、カウン
タ３の出力信号でリセツトされる前にカウンタ４
の出力信号が２個連続するときＱ１に出力を発生
し、Ｎ個連続するときＱ２に出力を発生する。こ
のとき、第３図ａのように、入力バイポーラ信号
に誤りがなければ、カウンタ５，６の出力Ｑ１に
は、第３図ｄに示すように何らエラーパルスは発
生しない。しかし、第４図ａに示すように、
HDB−３信号中にエラーをもつパルスが第４図
ｂの様にバイポーラーユニポーラ変換された後端
子１，２印加された場合には、第４図ｄに示すよ
うに、HDR−３中のエラーを検出しこの検出信
号をゲート１０を介して、カウンタ９に与える。
一方、ボイポーラ信号としてのパルストリオは、
第２図ａに示すように、AC成分の極性が反転す
るまでの間かならず（＋−＋）（＋−＋）（＋−
＋）の如く片側に同極性のパルス（この場合は＋
極性）が２回ずつ存在する。これがバイポーラユ
ニポーラ変換された後第２図ｂに示す様に第１図
に示すHDB−３エラー検出回路に入力されると、
上述のパルスのかたよりは、第２図ｃおよびｄに
示されるよう連続して検出されるため、単発的に
生ずるバイポーラ信号のエラーパルスとは明確に
区別できる。ここで、片側にエラーパルスが最低
何回連続検出されたらエラーパルスではなく、パ
ルストリオと判断すべきかを考慮してみる。パル
ストリオの周波数3016Hzでパルストリオ密度が1/
１１のとき、１／（3016×２）＝166×10-6より1/2
周期は166μSである。その中に1/11のパルストリ
オは、（166＋10-6）／（11×488×10-6）≒31組
存在する（2048kbの信号でパルスくり返し周期
は488nSである）。第２図ｂ，ｃから明らかなよ
うにAC成分て考え、極性が変わる部分ではHDB
−３検出回路の所で１パルス打ち消されるため、
全体として片側に連続30パルス以上エラーパルス
を検出したらパルストリオと判断できる。すなわ
ち、第１図の回路において端子１，２にユニポー
ラ変換されたパルストリオ（第２図ｂ）が入力さ
れると、カウンタ４は第２図ｃに示す信号をＱ１
出力として出力し、カウンタ６に供給する。カウ
ンタ６はカウンタ４の出力は計数し、ゲート１０
にその計数結果をＱ１出力として出力するととも
に８パルス毎にＱ３出力としてカウンタ８に信号
を供給し、カウンタ８は２パルス毎にゲート１１
に信号を出力する。従つて、カウンタ４の出力Ｑ
１が16パルス出力する毎にカウンタ８はカウント
アツプし、パルストリオ信号検出とみなしゲート
１１に信号を与えるため、カウンタ９はリセツト
され、カウンタ９の出力Ｑが出力するための計数
合計がパルストリオ信号を検出る個数よりも大き
い出力には信号が与えられない。しかし、第５図
ａ〜ｄに示すようにパルストリオではないエラー
信号の場合には、カウンタ９はリセツトされない
ため、ゲート１０の出力が、あるエラーレートを
設定するための所定の時間内に所定の数に達する
とカウンタ９はカウントアツプしＱ出力としてエ
ラー表示のための信号を出力する。端子１３は上
記時間を設定するためのパルス入力端子である。
以上のように、本発明では、バイポーラ信号エ
ラーと類似したパルストリオの場合には、エラー
検出信号を出力しないように構成されているた
め、パルストリオ検出回路を別に設けなくても正
確にバイポーラ信号エラーを検出できるので回路
が簡単となる。
ラーと類似したパルストリオの場合には、エラー
検出信号を出力しないように構成されているた
め、パルストリオ検出回路を別に設けなくても正
確にバイポーラ信号エラーを検出できるので回路
が簡単となる。
第１図は本発明の一実施例を示す回路図、第２
図ａ〜ｄ〜第４図ａ〜ｄは第１図の回路の動作を
説明する波形図、第５図ａ〜ｄはカウンタ９の動
作を説明する波形図である。 第１図において、３〜９……カウンタ、１０〜
１２……ゲート回路。
図ａ〜ｄ〜第４図ａ〜ｄは第１図の回路の動作を
説明する波形図、第５図ａ〜ｄはカウンタ９の動
作を説明する波形図である。 第１図において、３〜９……カウンタ、１０〜
１２……ゲート回路。
Claims (1)
- １ HDB−３型バイポーラ信号を、バイポーラ
ーユニポーラ変換した後の正極性パルスと負極性
パルスに相当する第１および第２のユニポーラ信
号が入力される第１および第２の入力端子と、前
記第１のユニポーラ信号を計数とするとともにそ
の計数値を前記第２のユニポーラ信号でリセツト
することにより前記正極性パルスの２連続を示す
第１の検出信号を発生する第１のカウンタと、前
記第２のユニポーラ信号を計数するとともにその
計数値が前記第１のユニポーラ信号によりリセツ
トすることにより前記負極性パルスの２連続を示
す検出信号を発生する第２のカウンタと、前記第
２の検出信号でリセツトされる前に前記第１の検
出信号が２個連続するとき第１の出力信号を発生
し、Ｎ個連続するとき第２の出力信号を発生する
第３のカウンタと、前記第１の検出信号でリセツ
トされる前に前記第２の検出信号が２個連続する
とき第３の出力信号を発生し、Ｎ個連続するとき
第４の出力信号を発生する第４のカウンタと、前
記第２の検出信号でリセツトされる前に前記第２
の出力信号をＭ個計数するとき第５の出力信号を
発生する第５のカウンタと、前記第１の検出信号
でリセツトされる前に前記第４の出力信号を前記
Ｍ個計数するとき第６の出力信号を発生する第６
のカウンタと、前記第５または第６の出力信号が
所定の時間内に出力されるときリセツト信号を発
生するゲート回路と、前記リセツト信号によりリ
セツトされるまでに前記第１または第３の出力信
号を、所定数計数するときエラーパルス検出信号
を出力する第７のカウンタとから構成されたこと
を特徴とするHDB−３型バイポーラ信号エラー
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068984A JPS60174551A (ja) | 1984-02-21 | 1984-02-21 | Ｈｄｂ−３型バイポ−ラ信号エラ−検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068984A JPS60174551A (ja) | 1984-02-21 | 1984-02-21 | Ｈｄｂ−３型バイポ−ラ信号エラ−検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60174551A JPS60174551A (ja) | 1985-09-07 |
| JPH0374863B2 true JPH0374863B2 (ja) | 1991-11-28 |
Family
ID=12310648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068984A Granted JPS60174551A (ja) | 1984-02-21 | 1984-02-21 | Ｈｄｂ−３型バイポ−ラ信号エラ−検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150072851A (ko) * | 2013-12-20 | 2015-06-30 | (주)닛시라이텍 | 카메라용 자동제어 led 플래쉬 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538236Y2 (ja) * | 1993-06-30 | 1997-06-11 | 繁男 津森 | 握り手 |
-
1984
- 1984-02-21 JP JP3068984A patent/JPS60174551A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150072851A (ko) * | 2013-12-20 | 2015-06-30 | (주)닛시라이텍 | 카메라용 자동제어 led 플래쉬 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60174551A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2155737A (en) | Data signal reading device | |
| JPH0374863B2 (ja) | ||
| SU1552378A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
| US4728816A (en) | Error and calibration pulse generator | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPH04604Y2 (ja) | ||
| JP2574896B2 (ja) | フィールド判別装置 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JPH0335856B2 (ja) | ||
| SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
| JPH0453081Y2 (ja) | ||
| SU1564642A1 (ru) | Устройство дл моделировани приемно-передающего узла сети св зи | |
| SU482713A1 (ru) | Устройство дл измерени временных интервалов | |
| JPS6135368A (ja) | 周波数判別装置 | |
| SU922736A1 (ru) | Генератор случайной импульсной последовательности | |
| JPS60144040A (ja) | 誤り計数装置 | |
| SU1525606A1 (ru) | Устройство дл измерени расхождени периодов у двух импульсных генераторов с близкими частотами | |
| JPS6213653Y2 (ja) | ||
| SU1385296A1 (ru) | Устройство дл предотвращени ошибок в прин той информации | |
| SU1674150A1 (ru) | Устройство дл моделировани системы св зи | |
| SU1387191A1 (ru) | Пороговый элемент | |
| JPS6221069Y2 (ja) | ||
| JPH0378586B2 (ja) | ||
| JPH0371740A (ja) | 符号誤り付加回路 | |
| JPH0666760B2 (ja) | 符号誤り検出回路 |