JPH0375809A

JPH0375809A - マルチｃｐｕシステムのイニシャライズ処理方法

Info

Publication number: JPH0375809A
Application number: JP1211417A
Authority: JP
Inventors: Akira Morimoto; 森本　昭
Original assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Priority date: 1989-08-18
Filing date: 1989-08-18
Publication date: 1991-03-29
Anticipated expiration: 2013-02-16
Also published as: JP2712606B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ　産業上の利用分野本発明は、マスタ／スレーブ型のマルチＣＰＵ　（中央
処理装置）構成のシステムにおいて、イニシャライズ処
理時に、特にスレーブＣＰＵの制御パラメータを設定す
る方法に関する。

Ｂ、　発明の概要本発明では、マスタ／スレーブ型のマルチＣＰＵ構成の
処理システムにおいて、外部記憶装置またはＲＯＭの代
りに、停電保護機能付きのＲＡＭを主メモリとして用い
、このＲＡＭ１とスレーブＣＰＵ用にデータ・エリアを
割り付けておき、このデータ・エリアに予め格納してお
いた制御パラメータを、電源投入後、マスタＣＰＵがス
レーブＣＰＵのＲＡＭに転送する。

そして、データ転送の正当性を判定するため、またスレ
ーブＣＰＵのメイン処理への移行のタイミングをとるた
め、スレーブＣＰＵのＲＡＭはマスタとスレーブ両ＣＰ
Ｕがアクセスできるものとし、また、主メモリのデータ
・エリアの最後部を特定パターンのデータとしである。

即ち、マスタＣＰＵは、電源投入後、主メモリのデータ
・エリアからスレーブＣＰＵのＲＡＭにデータを転送し
、その後、スレーブＣＰＵのＲＡＭに転送されたデータ
の最後部が特定パターンである場合はデータ転送が正し
いのでこれでイニシャライズ処理が完了し、メイン処理
に移行する。特定パターンでない場合はデータ転送にエ
ラーがあるので、エラーフラグを立てるなどエラー処理
を行ってイニシャライズ処理を終え、メイン処理に移行
する。

スレーブＣＰＵは、電源投入後、自身のＲＡＭのうち特
定パターンが転送されてくるエリアをクリアし、その後
、このエリアのデータが特定パターンになった時、制御
パラメータが正しく設定されてイニシャライズ処理が終
了したものとし、メイン処理に移行する。

Ｃ従来の技術マスタ／スレーブ型のマルチＣＰＵシステムでは、イニ
シャライズ処理時に、アナログ出力のリセット、デジタ
ル表示のリセット等の他、スレーブＣＰＵの演算に必要
な制御パラメータ等のデータを設定する必要があり、従
来、下記（１）または（２）の方法がとられている。

制御パラメータは、例えば制御系のゲイン、物理量の工
学変換定数等のデータである。

（１）磁気ディスク等の外部記憶装置に制御パラメータ
の各種データを格納しておき、電源投入時に、マスタＣ
ＰＵが外部記憶装置からデータを取り出し、スレーブＣＰＵのＲＡＭ　（随時書き込み読み出しメモリ）に転
送する方法。この場合、電源投入後のスレーブＣＰＵへ
のデータ転送とスレーブＣＰＵ自体のメイン処理とのタ
イくングはタイマにより予め時間を設定して決めている
。

（２）　　スレーブＣＰＵ自体のＲＯＭ　（読み出し専
用メモリ）にデータを書き込んでおき、このＲＯＭから
スレーブＣＰＵがデータを取り出す方法。

Ｄ、　発明が解決しようとする課題まず、従来の（１）マスタＣＰＵがスレーブＣＰＵのＲ
ＡＭに制御パラメータを転送する方法では、磁気ディス
ク等の外部記憶装置が必要であること、並びに、タイマ
を用いるためスレーブＣＰＵへのデータ転送とスレーブ
ＣＰＵのメイン処理のタイミングが合わない場合が生ず
るという欠点がある。

また、従来の（２１ＲＯＭを用いる方法では、制御パラ
メータの変更がある毎に、Ｒ’ＯＭの交換が必要になる
という欠点がある。

本発明は上述した従来技術の欠点を解消したイニシャラ
イズ処理方法を提供することを目的とする。

Ｅ　課題を解決するための手段本発明によるイニシャライズ処理方法は、マスタ／スレ
ーブ型のマルチＣＰＵ構成の処理システムにおいて、主メモリに停電保護機能付きのＲＡＭを用い、スレーブ
ＣＰＵのＲＡＭにマスタ及びスレーブ両ＣＰＵがアクセ
ス可能なＲＡＭを用い、主メモリの前記ＲＡＭにスレーブＣＰＵに対するデータ
・エリアを割り付け、このデータ・エリアに最後部を特
定パターンとしたデータを格納しておき、マスタＣＰＵは、電源投入後、主メモリのデータ・エリ
アからスレーブＣＰＵの前記ＲＡＭにデータを転送し、
その後、スレーブＣＰＵのＲＡＭに転送されたデータの
最後部が前記特定パターンか否か判定し、特定パターン
である場合はメイン処理に移行し、特定パターンでない
場合はエラー処理の後、メイン処理に移行し、スレーブＣＰＵは、電源投入後、自身のＲＡＭのうち前
記特定バタ・−ンが転送されてくるエリアをクリアし、
その後、このエリアのデータが特定パターンになるまで
待機し、特定パターンになった時、メイン処理に移行す
ることを特徴とする。

作　　　　用上記構成において、停電保護機能付きのＲＡＭを用いた
主メモリが従来の外部記憶装置またはＲＯＭの代りとな
り、電源投入後、この主メモリからマスタＣＰＵがスレ
ーブＣＰＵのＲＡＭに制御パラメータ等のデータを転送
することにより、イニシャライズ処理を行う。この場合
、主メモリのＲＡＭは停電保護機能付きのものであるか
ら、停電後もデータは保存され、またＲＯＭと異なりデ
ータの変更が自由である。

そして、スレーブＣＰＵのＲＡＭをマスタとスレーブ両
ＣＰＵがアクセスできるものとし、また、主メモリのデ
ータ・エリアの最後部を特定パターンのデータとするこ
とにより、データ転送の正当性を判定し、またスレーブ
ＣＰＵのメイン処理への移行のタイミングをとる。

即ち、マスタＣＰＵは、データ転送後、スレーブＣＰＵ
のＲＡＭにアクセスし、転送されたデータの最後部が特
定パターンである場合はデータ転送が正しいのでこれで
イニシャライズ処理が完了し、メイン処理に移行する。

特定パターンでない場合はデータ転送にエラーがあるの
で、エラーフラグを立てるなどエラー処理を行ってイニ
シャライズ処理を終え、メイン処理に移行する。

スレーブＣＰＵば、電源投入後、パターンチエツクのた
め、自身のＲＡＭのうち特定パターンが転送されてくる
エリアをクリアし、その後、このエリアのデータが特定
パターンになった時、制御パラメータが正しく設定され
てイニシャライズ処理が終了したものとし、メイン処理
に移行する。これにより、データ転送とスレーブＣＰＵ
のメイン処理がタイミング良く実行される。

Ｇ実施例以下、本発明の実施例を第１図〜第３図を参照して説明
する。第１図はイニシャライズ処理のフローを示し、第
２図はマルチＣＰＵシステムの構成を示し、第３図はメ
モリ構成を示ず。

第２図に示すように、本実施例のシステムでは、マルチ
パス１により、１つの主メモリボード２と、１つのマス
タＣＰＵボード４と、Ｎ個のスレーブＣＰＵボード７−
１〜？−Ｎとを接続しである。

主メモリボード２には停電保護のため、バッテリ・バッ
ク・アップ付きのＲＡＭ３があり、このＲＡＭ３を制御
パラメータ等のデータの保存と更新に使用する。

マスタＣＰＵボード４にはマスタとなるＣＰＵ（マスタ
ＣＰＵ）とそれに付随するＲＡＭ５及びＲＯＭｆｌｉと
があり、マスタＣＰＵがＮ個のスレーブＣＰＵを管理す
る。

また、ｉ　＝　１〜Ｎとすると、スレーブＣＰＵボード
７−　ｉにはスレーブＣＰ　Ｕ　＃　ｉと、それに付随
するＲ　Ａ　Ｍ　８−　ｉ及びＲＯＭ９とがある。

各ＲＡ　Ｍ　８−　ｉはマスタＣＰＵ及びスレーブＣＰ
　Ｕ　＃ｉがともにアクセスすることができるもの、例
えばツーボート・メモリ、デュアルポート・メモリと称
されるＲＡＭを使用している。ＲＡＭ５も同じものを用
いている。

但し、これらのＲＡＭ５．８−ｉには停電保護機能を持
たせていない。

主メモリボード２のＲＡＭ３、各ＣＰＵボードのＲＡＭ
５，８−ｉ、及びＲＯＭ６，８−ｉは適宜な半導体メモ
リとしである。

第３図に示すように、主メモリボード２のＲＡＭ３には
、マスタＣＰＵに対するデータ・エリア＃０、及び各マ
スタＣＰＵ自身に対するデータ・エリア＃１（ｉ＝１〜
Ｎ）を割り付けてあり、それぞれのＣＰＵに必要な制御
パラメータ等のデータを予め該当するデータ・エリアに
格納しである。

但し、ＲＡＭ３の各データ・エリアには特定パターンの
データを付加するなど、最後部のデータを特定パターン
にしてデータを格納しである。また、各スレーブＣＰＵ
＃ｊのＲＡＭ８−１の最後のエリアにデータ最後部の特
定パターンが転送されるようにしである。

次に第１図を参照して、イニシャライズ処理を説明する
。マスタＣＰＵは電源投入後、デジタル表示を消したり
、アナログ出力を零にしたり、また主メモリのＲＡＭ３
のデータ・エリア＃０から自身のＲＡＭ５にデータを転
送するなどの初期化（第１図、記号１１）を行ったのち
、各スレーブＣＰＵ＄ｉに設定すべきデータを主メモリ
の該当するデータ・エリア＃１から取り出し、各スレー
ブＣＰＵ＃ｉのＲＡ　Ｍ　８−　ｉに転送する（第１図
、記号１２）。

データ転送後、マスタＣＰＵは各スレーブＣＰ、Ｕ　＃
　ｉのＲＡ　Ｍ　８−　ｉにアクセスし、その最後のエ
リアのデータを読み出しく第１図、記号１３）、読み出
したデータが特定パターンと一致とするか否かチエツク
する（第１図、記号１４）。一致していれば、データ転
送が正しく行われ、制御パラメータ等を確実に設定した
ものと判断し、イニシャライズを完了＝１１して次のマスタＣＰＵ自身のメイン処理に移行する（第
１図、記号１６）。一致していなければ、データ転送が
正しく行われていないので、エラー処理、例えば該当す
るスレーブＣＰＵに対するエアー情報（エラー・フラグ
）をセットしてイニシャライズを終らせ、メイン処理に
移行する（第１図、記号１５，１６）。

一方、各スレーブＣＰＵ＄ｔｉは電源投入後、まず初期
化として、各ＲＡ　Ｍ　８−　ｉのうちマスタＣＰＵか
ら特定パターンのデータが転送されてくる最後のエリア
の内容を零クリア（第１図、記号２１）する。次いで、
この最後のエリアからデータを読み出して特定パターン
と比較し、一致するまで待機する（第１図、記号２２，
２３）。一致したら、イニシャライズでの制御パラメー
タ等の設定が確実に行われたものとし、スレーブＣＰＵ
＄ｉは自身のメイン処理に移行しく第１図、記号２４）
、設定されたデータを用いてトルク制御の演算、物理量
の工学変換などを行う。

２なお、制御の途中で制御パラメータの変更が必要な場合
は、−時的な方法と、最終的な方法の２通りある。−時
的な方法では、制御を停止した状態で、変更したいスレ
ーブＣＰＵ＃ｉのＲＡ　Ｍ　８−ｉのデータを外部から
直接変更し、制御を再開する。最終的な方法では、主メ
モリボード２のＲＡＭ３の所望のデータ・エリア＃】の
データを外部から変更し、システム再スタート処理を行
うことにより、所望のスレーブＣＰＵ＃ｉのデータを変
更する。

発明の効果本発明によれば、下記の効果がある。

（１）主メモリに停電保護機能付きのＲＡＭを用いてい
るので、停電後でもデータが保存されているから、イニ
シャライズ処理を簡単に行うことができろ。

（２１主メモリにも、スレーブＣＰＵにもＲＡＭを用い
ているので、データ変更をいずれかのＲＡＭの書き換え
により自由に行うことができる。

（３）　　スレーブＣＰＵのＲＡＭをマスタＣＰＵがア
クセスできるので、スレーブＣＰＵに転送したデータの
チエツクが容易である。

（４）　　マスタＣＰＵζよ、電源投入後、スレーブＣ
ＰＵのデータ設定が確実に行われたか否かチエツクして
、はじめてメイン処理に移行する。また、スレーブＣＰ
Ｕは、電源投入後、マスタＣＰＵからデータ設定が確実
に行われたことを確認して、はじめてメイン処理に移行
する。これにより、データ転送とメイン処理とのタイミ
ングが自動的に確実にとれる。

図面中、１はマルチパス、２は主メモリボード、３はバッテリ・バック・アップ付きＲＡＭ。

４はマスタＣＰＵボード、７−１〜７−ＮはスレーブＣＰＵボード、８−１〜８−
Ｎ（よそのＲＡＭである。

特　　許　　出　　願株式会社　　明代　　　　理

Claims

【特許請求の範囲】マスタ／スレーブ型のマルチＣＰＵ構成の処理システム
において、主メモリに停電保護機能付きのＲＡＭを用い、スレーブ
ＣＰＵのＲＡＭにマスタ及びスレーブ両ＣＰＵがアクセ
ス可能なＲＡＭを用い、主メモリの前記ＲＡＭにスレーブＣＰＵに対するデータ
・エリアを割り付け、このデータ・エリアに最後部を特
定パターンとしたデータを格納しておき、マスタＣＰＵは、電源投入後、主メモリのデータ・エリ
アからスレーブＣＰＵの前記ＲＡＭにデータを転送し、
その後、スレーブＣＰＵのＲＡＭに転送されたデータの
最後部が前記特定パターンか否か判定し、特定パターン
である場合はメイン処理に移行し、特定パターンでない
場合はエラー処理の後、メイン処理に移行し、スレーブ
ＣＰＵは、電源投入後、自身のＲＡＭのうち前記特定パ
ターンが転送されてくるエリアをクリアし、その後、こ
のエリアのデータが特定パターンになるまで待機し、特
定パターンになった時、メイン処理に移行することを特
徴とするマルチＣＰＵシステムのイニシャライズ処理方
法。