JPH0376495B2

JPH0376495B2 -

Info

Publication number: JPH0376495B2
Application number: JP10287984A
Authority: JP
Inventors: Koji Mita; Yukio Maehashi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-05-22
Filing date: 1984-05-22
Publication date: 1991-12-05
Also published as: JPS60246440A

Description

【発明の詳細な説明】（技術分野）本発明はマイクロコンピユータ等における割込
み制御装置に関し、特に優先順位がプログラマブ
ルで、かつすべての割込み要求に対して多重処理
が可能な割込み制御装置に関する。

（従来技術）割込み制御とは、中央処理装置（以下、
「CPU」という。）がプログラムの実行中に、周
辺ハードウエアから非同期に発生する処理要求で
プログラムの実行を一時中断し、その処理要求に
応じたプログラムの実行を起動させるための制御
である。マイクロコンピユータのシステムには
様々な種類の割込み要因が存在し、それぞれの割
込み要因は応用における重要度に応じた優先度を
有している。ある割込み処理を実行中に新たな割
込み要求が発生した場合、実行中の割込み処理を
中断して新たな割込み要求に応じた処理を実行す
る事を多重処理という。多重処理は、実行中の割
込み処理の割込み要因が有する優先度よりも高い
優先度を有する割込み要因の割込み要求が発生し
た場合に行なわれる。

ところで、従来の割込制御装置では、各割込み
要求の発生源（以下、「割込み発生源」という。）
に対する優先順位が固定されていた。このため、
応用によつて異なる各割込み要因の処理優先度
に、最適に対応した制御ができなかつた。

例えば、タイマの割込み優先順位はシリアル入
出力装置の優先順位より高いというように固定さ
れていたとする。この設定の場合、タイマからあ
る設定時間ごとに信号を送りリアルタイムで周辺
装置を制御するようなシステムにおいては、この
優先順位は適している。しかし、キーボードから
の入力による周辺装置の制御が重要なシステムで
は、もしタイマも同時に用いると、シリアル入出
力装置からのデータ入力割込み処理要求が後回し
にされる場合が現われて、この割込み優先順位は
システムの目的に適さない。つまり、各割込み発
生源に対し優先順位が固定されている従来の割込
み制御装置では、応用毎に異なる各割込み要因の
重要度に最適な割込み要求の優先順位制御を行う
事が不可能であるという欠点があつた。

また、従来の割込み制御装置では、多重処理に
際し、煩雑な割込み受付禁止（以下、「マスク」
という。）処理を必要としていた。ある割込み処
理の実行中に、それ以上の優先順位を有する割込
み要求を多重に受け付けるためには、割込みサー
ビスプログラムでそれより低位の割込みをマスク
しなければならない。しかし、この方法では割込
みサービスプログラムの実行に入るごとにマスク
の設定を行い、多重割込み処理に入るときは、マ
スクの状態の退避とマスクの変更を、多重割込み
処理から復帰するときは、退避したマスクの復帰
という手続きをしなければならない。このため処
理の実行速度も遅く、プログラムも本来の割込み
処理動作以外の動作について記述しなければなら
ず、非常に煩雑であるという欠点があつた。

さらに、従来の割込み制御装置では、同一割込
み要求の多重処理を行う場合、煩雑なソフトウエ
ア上の手続きを必要としていた。

第１図は、同一割込み要求の多重処理を行なう
従来の割込み制御装置の一例のシステム構成を示
すブロツク図である。本従来例は、多数の割込み
要求を入力端子数に制約がある割込み制御装置が
取り扱う際に、従属割込みコントローラを用い
て、複数の割込み発生源からの要求を１つにまと
めて割込み制御装置に入力する場合のものであ
る。

第１図において、割込み制御装置２１は、割込
み発生源ａ，ｂ，ｃを直接に、割込み発生源ｄ−
１，ｄ−２，ｄ−３，ｄ−４を従属割込みコント
ローラ２２を接続して制御している。割込み制御
装置２１から見ると、割込み発生源ｄ−１，ｄ−
２，ｄ−３，ｄ−４は１つの割込み発生源ｄとし
て写る。従属割込みコントローラ２２は、割込み
発生源ｄ−１，ｄ−２，ｄ−３，ｄ−４について
優先順位制御を行い、割込み要求１４を出力す
る。例えば、割込み発生源ｄ−３の要求による割
込み処理実行中に、それより優先順位の高い割込
み発生源ｄ−２の割込み要求が発生したとする
と、従属割込みコントローラ２２は割込み要求１
４を出力し、それを受けて割込み制御装置２１
は、割込み発生源ｄについての同一割込み要求の
多重処理を行う。CPU２０は割込み発生源ｄの
割込みサービスプログラムを実行し、その中で割
込み発生源ｄ−２の割込み要求発生を検知し、割
込み発生源ｄ−２の割込みサービスプログラムに
分岐し処理を実行する。割込み発生源ｄ−２の割
込み要求の処理が終了すると、割込み発生源ｄの
サービスプログラムに戻る。

ここで、もし割込み発生源ｄの割込み処理の重
複度がわからないと、割込み発生源ｄのサービス
プログラムの終りで退避していたマスクの復帰を
行なつてしまい、それ以後の優先順位制御が正常
にできなくなる。つまり、割込みの優先順位制御
を正常に行うためには、同一割込みの重複度を記
憶している必要がある。

ところが、従来の割込み処理では、同一割込み
の重複度を保持するためにソフトウエアカウンタ
を設けねばならず、割込みサービスプログラムの
最初においてカウンタのカウントアツプ、最後に
おいてカウントダウンと、その結果に応じた割込
みマスクの操作という手続きを行なわなければな
らなかつた。つまり、同一割込み要求の多重処理
では、上記のマスク操作に加えて、さらに煩雑な
操作を行なわなければならないという欠点があつ
た。

（発明の目的）本発明の目的は、上記の欠点を除去し、割込み
要求の優先順位を任意に設定する事が可能で、多
重割込み処理においても煩雑な手順が不要で、さ
らに異なつた割込み要求の多重処理も同一の割込
み要求の多重処理も統一して取り扱えるところ
の、多数の割込み要求の多重処理を容易に行なう
事を可能にした、割込み制御装置を提供する事に
ある。

（発明の構成）本発明の割込み制御装置は、各割込み発生源ご
との割込み要求を記憶する割込み要求記憶手段
と、割込み要求ごとに処理優先順位を指定する優
先順位指定手段と、優先順位を高位から走査する
走査信号を出力する走査信号発生手段と、前記走
査信号と前記優先順位指定手段の内容を比較する
比較手段と、優先順位ごとに割込み受付数を記憶
する受付数保持手段と、現在受け付け中の割込み
の優先順位を示す指標信号を出力する指標信号出
力手段と、前記走査信号出力手段が所定の周期で
前記走査信号をくり返し出力し前記比較手段が前
記走査信号と前記優先順位手段の内容との一致を
検出した場合前記指標信号と前記割込み要求記憶
手段の内容に基づき優先順位制御と前記受付数保
持手段の保持情報の制御とを行う検出制御手段と
を含む事から構成される。

（実施例）以下、本発明の実施例について図面を参照して
説明する。

第２図は本発明の一実施例のブロツク図であ
る。

本実施例は、各割込み発生源Ａ〜Ｄごとの割込
み要求を記憶する割込み要求記憶部１０７−Ａ〜
１０７−Ｄと、割込み要求ごとに処理優先順位を
指定する優先順位指定部１０５−Ａ〜１０５−Ｄ
と、優先順位を高位から走査する走査信号１０２
を出力する走査信号発生手段しての制御部Ａ１０
１と、走査信号１０２と優先順位指定部１０５−
Ａ〜１０５−Ｄの内容を比較する比較手段として
の検出部１０４−Ａ〜１０４−Ｄと、優先順位ご
とに割込み受付数を記憶する受付数保持部１１７
と、現在受け付け中の割込みの優先順位を示す指
標信号としての同位信号１１８を出力する指標信
号出力手段としての制御部Ｂ１０１′と、制御部
Ａ１０１が所定の周期で走査信号１０２をくり返
し出力し検出部１０４−Ａ〜１０４−Ｄが走査信
号１０２と優先順位指定部１０５−Ａ〜１０５−
Ｄの内容との一致を検出した場合同位信号１１８
と割込み要求記憶部１０７−Ａ〜１０７−Ｄの内
容に基づき優先順位制御と受付数保持部１１７の
保持情報の制御とを行う検出制御手段としての選
択部１１５−Ａ〜１１５−Ｄ及び割込み受付部１
０８−Ａ〜１０８−Ｄとを含むことから構成され
る。なお、１０６−Ａ〜１０６−Ｄは割込み要求
制御部であり、さらに、制御部Ａ１０１と制御部
Ｂ１０１′とはここでは一つのブロツクとして構
成される。

本実施例は、割込み発生源はＡ，Ｂ，Ｃ，Ｄの
４種類の場合を示しており、図中の番号の添字
Ａ，Ｂ，Ｃ，Ｄは、それぞれ割込み発生源Ａ，
Ｂ，Ｃ，Ｄからの割込み要求を処理するのに関与
する部分である事を示す。第２図の破線で囲まれ
たそれぞれの割込み発生源からの割込み要求の処
理に関与する部分は全く同等の構成である。以
下、まず各割込み発生源からの割込み要求を処理
する部分について、続いてそれら各発生源ごとの
処理結果に基づいて割込み制御装置全体を制御す
る部分について説明する。

走査信号１０２は、“０”，“１”，“２”，“３”
，
“０”，“１”，“２”，……というように優先順位を
上位から順にくり返し走査する信号である。同位
信号１１８は、走査信号１０２が現在割込み制御
装置が受け付けている割込みの優先順位に等しく
なつた期間だけ出力する信号である。第３図ａ〜
ｅのタイミングチヤートは、割込み優先順位が４
レベルであるとした場合の、走査信号１０２と同
位信号１１８の出力の例を最高位信号１１９と共
に示したものである。同図のａ，ｂ，ｃ，ｄ，ｅ
はそれぞれ何も割込みを受け付けていない場合、
優先順３，２，１，及び０の割込みを受け付けて
いる場合を表わしている。

以下、割込み発生源Ａからの割込み要求を処理
する部分を例として説明する。割込み要求記憶部
１０７−Ａは、割込み発生源Ａからの割込み要求
１００−Ａを保持するもので、割込み要求１００
−Ａが入力するとセツトされ、割込み受付信号１
１０−Ａと割込確認信号３１４が共に入力すると
リセツトされる。割込み要求制御部１０６−Ａ
は、割込み発生源Ａの割込み要求（以下、「Ａの
割込み要求」という。）の受け付けを許可するか
禁止するかを保持するものでありプログラムで設
定可能である。優先順位指定部１０５−Ａは、割
込み発生源Ａの割込み要求の割込み優先順位を保
持するものであり、プログラムで設定する事が可
能である。検出部１０４−Ａは、走査信号１０２
と優先順位指定部１０５−Ａに書き込まれた優先
順位の内容を比較し、一致を検出すると一致信号
１０９−Ａを出力する。選択部１１５−Ａは、一
致信号１０９−Ａが入力したときに同期して、選
択一致信号１１６−Ａが出力する事を制御する。
選択部１１５−Ａには、同位信号１１８の出力時
における選択一致信号１１６−Ａの出力の許可、
禁止をプログラムで設定する事が可能である。選
択部１１５−Ａは、同位信号１１８が入力しなけ
れな常に、一致信号１０９−Ａの入力に同期して
選択一致信号１１６−Ａを出力する。同位信号１
１８が入力しているときは、前記の許可、禁止の
設定に従つて、選択部１１５−Ａは一致信号１０
９−Ａ入力時の選択一致信号１１６−Ａ出力の許
可、禁止を行う。第４図に、選択部１１５−Ａに
設定された許可、禁止の情報と、一致信号１０９
−Ａ、同位信号１１８の入力に対する、選択一致
信号１１６−Ａの出力の関係を示す。なお、同図
でＸは１又は０いずれでも良い事を示す。

割込み受付部１０８−Ａは、割込み要求記憶部
１０７−Ａがセツトしていて、かつ割込み要求制
御部１０６−Ａが割込み要求の受け付け許可を保
持している場合に、選択一致信号１１６−Ａが入
力すれば、割込み受付信号１１０−Ａを出力す
る。

割込み発生源Ｂ，Ｃ，Ｄに対応する部分も全く
同じ働きをして、各割込み発生源からの割込み要
求を処理する。

次に、前記の各割込み発生源からの処理情報に
基づき割込み制御装置全体を制御する部分につい
て説明する。

最高位信号１１９は、現在受け付けている割込
みの内最高位のものの優先順位を示すもの、割込
み終了信号１１３は、一つの割込み要求に対する
サービスプログラムが終了した事を示す信号であ
る。

制御部Ａ１０１は、割込み受付信号１１０−
Ａ，Ｂ，Ｃ，Ｄと最高位信号１１９と割込み終了
信号１１３を入力情報として、走査信号１０２と
同位信号１１８と割込み信号１０３の出力を司る
ものである。制御部Ａ１０１は、割込み受付信号
１１０−Ａ，Ｂ，Ｃ，Ｄのいずれかが入力すれ
ば、割込み信号１０３をCPU３００と受付数保
持部１１７に対して出力する。制御部Ａ１０１は
走査信号１０２を最上位の優先順位のものから一
位づつ下位の優先順位のものへ変更していく。第
３図ａに示すように、現在割込みを何も受け付け
ていないため最高位信号１１９が出力していない
場合は、制御部Ａ１０１は走査信号１０２が最下
位の優先順位になつた次のタイミングで、再び走
査信号１０２を最上位の優先順位にして走査し続
ける。現在割込みを受け付けていて最高位信号１
１９がその優先順位を出力している場合は、第３
図ｂ，ｃ，ｄ，ｅに示すように、制御部Ａ１０１
は走査信号１０２が最高位信号１１９が示す優先
順位に等しくなつた次のタイミングから、走査信
号１０２を再び最上位の優先順位にして走査を続
ける。

第３図ｂ，ｃ，ｄ，ｅに示すように、制御部Ｂ
１０１′は、走査信号１０２が最高位信号１１９
が示す優先順位に等しくなつたとき、当該優先順
位の走査信号１０２の出力に同期して同位信号１
１８を出力する。

受付数保持部１１７は、走査信号１０２と割込
み信号１０３と割込み終了信号１１３を入力情報
とし、最高位信号１１９の出力を司るものであ
る。受付数保持部１１７は、最上位から最下位ま
でのすべての割込み優先順位について、各順位ご
とにその割込み受付数を保持する。受付数保持部
１１７は割込み信号１０３が入力すると、その時
走査信号１０２に出力している優先順位の割込み
受付数に１を加える。例えば、割込み信号１０３
の入力時に走査信号１０２が“３”であれば、優
先順位３の受付数に１を加える。受付数保持部１
１７は、割込み終了信号１１３が入力すると、そ
のときに割込み受付数が“０”でないものの内、
最高位の優先順位を有するものの受付数から１を
減じる。例えば、優先順位０，１，２，３の割込
み受付数が、それぞれ“１”，“０”，“３”，“１”
であれば、優先順位０の受付数から１を減じて、
それぞれ“０”，“０”，“３”，“１”という受付数
にする。受付数保持部１１７は、受付数が“０”
でないものの内最高位の割込み優先順位を、最高
位信号１１９として出力する。例えば、優先順位
０，１，２，３の割込み受付数が、それぞれ
“０”，“１”，“２”，“０”ならば、最高位信号１
１９は“１”であり、“０”，“０”，“０”，“１”
ならば最高位信号１１９は“３”である。すべて
の優先順位の割込み受付数が“０”であれば、最
高位信号１１９を出力しない。

CPU３００は、割込み信号１０３が入力する
と、割込み確認信号３１４を出力して割込み処理
動作を開始する。CPU３００は、割込みサービ
スプログラムの実行が終了すると割込み終了信号
１１３を出力する。

次に、本実施例の動作について説明する。第５
図は本実施例の第１の動作例を示すタイミングチ
ヤートである。また、第６図は本実施例の第２の
動作例を示すタイミングチヤートである。信号１
０２，１０９−Ａ，Ｂ，Ｃ，Ｄ，１１６−Ｂ，
Ｃ，１１８，１１０−Ａ，Ｂ，Ｃ，Ｄ，１０３，
３１４，１１３，１１９はそれぞれ第２図の同一
番号の信号に対応する。１０７−Ｂ，Ｃは、それ
ぞれ第２図の割込み要求記憶部１０７−Ｂ，Ｃの
状態を示し、“１”ならばセツト、“０”ならばリ
セツト状態である。受付数保持部１１７は、優先
順位０，１，２，３の割込みの受付回数をそれぞ
れ１１７−０，１，２，３に保持している。但
し、優先順位は０，１，２，３の順に高いものと
する。

まず、第２図と第５図を参照しながら本実施例
における異なつた割込み要因間の多重処理動作の
例を説明する。初めに、プログラムに制御された
信号を用いて各優先順位指定部１０５−Ａ〜１０
５−Ｄに優先順位を書き込む。この例において
は、優先順位指定部１０５−Ａには０が、１０５
−Ｂには１が、１０５−Ｃには２が、１０５−Ｄ
には３が書き込まれたものとする。また、選択部
１１５−Ａ〜１１５−Ｄにもプログラムで制御さ
れた信号を用いて、同位信号１１８出力時の選択
一致信号１１６の出力を許可するか禁止するかを
書き込んでおく。今、選択部１１５−Ａ，Ｂ，
Ｃ，Ｄにはすべて出力禁止が書き込まれたとす
る。割込み要求が無いときは、走査信号１０２が
０，１，２，３と変化すると、一致信号１０９−
Ａ，Ｂ，Ｃ，Ｄはそれぞれ第５図のＰの期間のよ
うに変化する。

今、タイミングT₁で割込み発生源Ｃから割込
み要求が発生し、割込み要求制御部１０６−Ｃに
おいて、割込みが許可されていたとする。タイミ
ングT₂で走査信号１０２が“２”となり一致信
号１０９−Ｃが出力すると、同位信号１１８は出
力していないから、選択一致信号１１６−Ｃが出
力する。その結果、割込みが受け付けられてタイ
ミングT₂で割込み受付信号１１０−Ｃが出力し、
制御部Ａ１０１よりCPU３００に割込み信号１
０３が送られる。このとき、受付数保持部１１７
は記憶データ１１７−２として、割込み優先順位
２の受付回数を“１”と記憶する。割込み要求記
憶部１０７−Ｃは、割込み確認信号３１４の出力
によりリセツトされる。割込みが受け付けられて
CPU３００が優先順位２の割込み処理を実行中
は、走査信号１０２は“２”を出力している最高
位信号１１９に等しくなれば、タイミングT₃に
示したように再び０にもどり、優先順位０，１，
２のみを出力する。一方、同位信号１１８は、走
査信号１０２が最高位信号１１９に等しくなつた
タイミングT₃で走査信号１０２に同期して出力
する。その結果、優先順位０，１の割込みは受け
付け可能となるが、選択部１１５−Ａ，Ｂ，Ｃ，
Ｄの設定が、それぞれ同位信号１１８出力時の選
択一致信号１１６−Ａ，Ｂ，Ｃ，Ｄの出力を禁止
しているから、優先順位２の割込みは受け付けら
れない。

次に、タイミングT₄でより高順位の割込み要
求が割込み発生源Ｂから起つたとする。割込み発
生源Ｂの優先順位は１に設定したから、走査信号
１０２が“１”になつたときに一致信号１０９−
Ｂが出力し、選択一致信号１１６−Ｂも出力す
る。割込み発生源Ｂからの割込みが許可されてい
たならば、タイミングT₅で割込み受付信号１１
０−Ｂが出力し、割込みが受け付けられ、CPU
３００に割込み信号１０３が送られる。同時に受
付数保持部１１７は、割込み優先順位１の割込み
受付回数を“１”と記憶データ１１７−１に記憶
する。走査信号１０２が“１”になると同位信号
１１８が出力し、タイミングT₆で走査信号１０
２は再び０にもどる。走査信号１０２は０と１の
みを走査し、選択部１１５−Ａ，Ｂ，Ｃ，Ｄはそ
れぞれ同位信号１１８出力時の選択一致信号１１
６−Ａ，Ｂ，Ｃ，Ｄの出力を禁止しているから、
優先順位０の割込みのみが受け付け可能となる。

多重割込み処理が終了し、タイミングT₇で
CPU３００からの割込み終了信号１１３が送ら
れてくると、受付数保持部１１７は、そのときの
受付数が“０”でない最高位の優先順位１の受付
回数を０とし、その結果最高位信号１１９は
“１”から“２”に変わり、走査信号１０２は０，
１，２と変化するようになる。その結果、再び優
先順位０，１の割込み受け付けが可能となる。

割込み発生源Ｃからの割込み処理も終了し、タ
イミングT₈でCPU３００から割込み終了信号１
１３が送られてくると、受付数保持部１１７のす
べての優先順位の受付数は０となり、最高位信号
１１９は出力しなくなる。走査信号１０２は優先
順位を０，１，２，３と出力し、同位信号１１８
は出力しなくなるので、すべての割込みが受け付
け可能な初期の状態にもどる。

次に、第２図と第６図を参照しながら、同一割
込み要因の多重処理の動作例を説明する。本実施
例においては割込み発生源Ｂからの割込み処理中
に、再度Ｂからの割込みを受け付ける処理につい
て説明する。優先順位指定部１０５−Ａ〜１０５
−Ｄにはプログラムに制御された信号を用いて優
先順位を書き込む。今、優先順位指定部１０５−
Ａには０が、１０５−Ｂには１が、１０５−Ｃに
は２が、１０５−Ｄには３が書き込まれたとす
る。また、選択部１１５−Ａと１１５−Ｃと１１
５−Ｄには同位信号１１８出力時の選択一致信号
の出力の“禁止”が、選択部１１５−Ｂには“許
可”が書き込まれたとする。

タイミングT₅₁で割込み発生源Ｃから割込み要
求があり、そのとき割込み要求指定部１０６−Ｃ
においてその割込みが許可されていたとする。タ
イミングT₅₂で走査信号１０２が“２”となり一
致信号１０９−Ｃが発生すると、同位信号１１８
は出力していないから、選択一致信号１１６−Ｃ
が発生する。その結果、割込みが受け付けられて
割込み信号１１０−Ｃが出力し、制御部Ａ１０１
からCPU３００に割込み信号１０３が送られる。
このとき、受付数保持部１１７は、記憶データ１
１７−２として割込み優先順位２の受付回数を
“１”と記憶する。割込みが受け付けられてCPU
３００が優先順位２の割込み処理実行中は、走査
信号１０２は優先順位０，１，２のみを出力する
ようになる。また、同位信号１１８は走査信号１
０２が優先順位２のときに同期して出力する。

今、タイミングT₅₃で割込み発生源Ｃから再度
優先順位２の割込み要求が起つたとする。このと
き、タイミングT₅₄で一致信号１０９−Ｃが発生
するが、選択部１１５−Ｃにはあらかじめ“禁
止”という状態が書き込まれているから、同位信
号１１８の出力により選択一致信号１１６−Ｃは
出力しない。したがつて再度発生した割込み発生
源Ｃの割込み要求は、その割込み要求処理中は受
け付けられず、割込み要求記憶部１０７−Ｃはセ
ツトされたままである。

次に、タイミングT₅₅で高順位の割込み要求が
割込み発生源Ｂから起つたとする。割込み要求記
憶部１０７−Ｂがセツトされ、走査信号１０２が
１になつたタイミングT₅₆で一致信号１０９−Ｂ
が発生し、同位信号１１８は出力していないか
ら、選択一致信号１１６−Ｂが出力する。割込み
発生源Ｂからの割込みが許可されていたならば、
割込みが受け付けられ、割込み信号１１０−Ｂが
出力し、その結果CPU３００に割込み信号１０
３が送られ、受付数保持部１１７は、記憶データ
１１７−１として割込み優先順位１の受付回数を
“１”と記憶する。走査信号１０２は０と１のみ
を走査し、走査信号１０２が優先順位１を出力す
るのに同期して、同位信号１１８が出力する。こ
の間CPU３００は、割込み優先順位１の割込み
の処理を行つている。

今、割込み優先順位１の割込み処理中のタイミ
ングT₅₇で、割込み要求発生源Ｂから再び優先順
位１の割込みが発生したとする。走査信号１０２
が１となるタイミングT₅₈で一致信号１１６−Ｂ
が出力する。選択部１１５−Ｂには、あらかじめ
“許可”状態が保持されているから、一致信号１
０９−Ｂが出力し、かつ同位信号１１８が出力す
るタイミングT₅₈において、選択一致信号１１６
−Ｂが出力する。割込み要求記憶部１０７−Ｂは
セツトされ割込み発生源Ｂからの割込みは許可さ
れているから、同タイミングT₅₈で割込みが受け
付けられ、その結果CPU３００に割込み信号１
０３が送られる。同時に受付数保持部１１７は、
データ１１７−１として優先順位１の割込み受付
回数に１を加えて“２”と記憶する。最高位信号
１１９は変わらず優先順位“１”を出力している
から、走査信号１０２は優先順位０，１をくり返
し出力し、同位信号１１８は走査信号１０２が１
のときに同期して出力する。CPU３００は多重
に割り込んだ優先順位１の割込み要求の処理を行
う。

前記の同一優先順位の多重割込み処理が終了
し、タイミングT₅₉でCPU３００から割込み終了
信号１１３が送られてくると、受付数保持部１１
７は優先順位１の割込み受付回数を１減じて
“１”とする。最高位信号１１９は変わらず優先
順位１を出力しているので、走査信号１０２は優
先順位０，１を出力し続ける。タイミングT₆₀で
タイミングT₅₅で要求が発生した優先順位１の割
込み処理が終了し、CPU３００より割込み終了
信号１１３が出力されると、受付数保持部１１７
は優先順位１の割込み受付数を保持するデータ１
１７−１を１減じて“０”とする。最高位信号１
１９は“２”となり、走査信号１０２は０，１，
２と変化するようになる。CPU３００はタイミ
ングT₅₂で処理を開始した優先順位２の割込み処
理に復帰する。

CPU３００が前記の優先順位２の割込み処理
を終り、タイミングT₆₁で割込み終了信号１１３
を出力すると、受付数保持部の優先順位２の割込
み受付回数を１減じて“０”とする。この結果、
最高位信号１１９は出力されず、走査信号１０２
は優先順位０，１，２，３を出力し、同位信号１
１８は出力しないから、すべての割込みが受け付
け可能な状態になる。

割込み要求記憶部１０７−Ｃがセツトされてい
るので、タイミングT₆₂で一致信号１０９−Ｃが
出力し、選択一致信号１１６−Ｃが出力したと
き、タイミングT₅₃で発生した割込み要求が受け
付けられ、割込み受付信号１１０−Ｃが出力す
る。これにより、割込み信号１０３が出力し、受
付数保持部１１７の優先順位２の受付回数は
“１”となる。CPU３００は優先順位２の割込み
処理の実行に移る。

第７図、第８図及び第９図はそれぞれ第２図の
実施例の部分詳細回路図である。

第７図は、第２図の検出部１０４−Ａ、優先順
位指定部１０５−Ａ、割込み要求制御部１０６−
Ａ、割込み要求記憶部１０７−Ａ、割込み受付部
１０８−Ａ及び選択部１１５−Ａの部分の一例の
回路図である。

Ｒ・Ｓフリツプフロツプ３０１−Ａ，３０２−
Ａは優先順位を２ビツトで表わしたときに、それ
ぞれ上位ビツト、下位ビツトを記憶するフリツプ
フロツプで、一組となり優先順位指定部１０５−
Ａを構成する。優先順位の値はプログラムによつ
てCPU３００から信号３１０−Ａ，３１１−Ａ
を用いて書き込まれる。例えば、優先順位指定部
１０５−Ａが優先順位２を保持しているとは、フ
リツプフロツプ３０１−Ａが１、フリツプフロツ
プ３０２−Ａが０という状態である。

信号１０２−１，１０２−２は走査信号１０２
を２ビツトとしたときの上位ビツト、下位ビツト
である。

排他ORゲート３０５−Ａ，３０６−ＡとNOR
ゲート３０７−Ａは、検出部１０４−Ａを構成す
る。検出部１０４−Ａは、指定優先順位の上位ビ
ツトと信号１０２−１、指定優先順位の下位ビツ
トと信号１０２−２を比較し、両者が一致したと
きに一致信号１０９−Ａを出力する。

Ｒ・Ｓフリツプフロツプ３２１−Ａは、同位信
号１１８出力時に選択一致信号１１６−Ａの出力
を許可するかを保持するフリツプフロツプであ
る。許可の場合は“１”を、禁止の場合は“０”
が、プログラムによつてCPU３００から信号３
２２−Ａを用いて書き込まれる。Ｒ・Ｓフリツプ
フロツプ３２１−Ａ、ANDゲート３２５−Ａ，
３２７−Ａ、ORゲート３２６−Ａ、インバータ
３２４−Ａによつて選択部１１５−Ａを構成す
る。第２図に示した接続により、同位信号１１８
が出力していない場合は、常に一致信号１０９−
Ａに同期して選択一致信号１１６−Ａを出力し、
同位信号１１８が出力している場合は、フリツプ
フロツプ３２１−Ａが許可状態（＝１）のときは
一致信号１０９−Ａに同期して選択一致信号１１
６−Ａを出力し、禁止状態（＝０）のときは、選
択一致信号１１６−Ａを出力しない。第１０図は
選択部１１５−Ａの真理値を示す図である。な
お、同図でＸは１又は０いずれでも良い事を示
す。

Ｒ・Ｓフリツプフロツプ３０３−Ａは、割込み
要求制御部１０６−Ａに相当する。割込み要求を
マスクするときは、CPU３００が信号３１２−
Ａを用いてフリツプフロツプ３０３−Ａをセツト
し、マスクしないときはリセツトする。

Ｒ・Ｓフリツプフロツプ３０４−Ａは、割込み
要求フラグで、割込み要求記憶部１０７−Ａに対
応し、割込み発生源Ａから割込み要求信号３１３
−Ａが送られればセツトされ、ANDゲート３０
８−Ａの出力が“１”のときリセツトされる。

割込み受付部１０８−ＡはANDゲートで構成
され、選択一致信号１１６−Ａが論理値“１”、
かつ割込み要求制御部１０６−Ａのフリツプフロ
ツプ３０３−Ａがリセツトされ、かつ割込み要求
記憶部１０７−Ａのフリツプフロツプ３０４−Ａ
がセツトされているときに、割込み受付信号１１
０−Ａを出力する。

ベクタ発生部３０９−Ａは、CPU３００から
割込み確認信号３１４が送られると、受け付けら
れて割込みのベクタ番地３１３−ＡをCPU３０
０に出力する。割込み要求フラグとしてのＲ・Ｓ
−フリツプフロツプ３０４−Ａは、割込み受付信
号１１０−Ａが“１”、かつ割込み確認信号３１
４が“１”のとき、ANDゲート３０８−Ａの出
力によりリセツトされる。

第８図は、第２図に示した制御部Ａ１０１と制
御部Ｂ１０１′と受付数保持部１１７の具体的な
回路の１例を示したものである。

受付数保持部１１７は、アツプダウンカウンタ
４０７，４０９，４１１，４１３とANDゲート
４０６，４０８，４１０，４１２，４３６，４１
９，４２０，４２１から構成される。アツプダウ
ンカウンタ４０７，４０９，４１１，４１３は、
それぞれ優先順位０，１，２，３の割込み受付回
数を記憶するものである。アツプダウンカウンタ
４０７，４０９，４１１，４１３は、カウントア
ツプ信号４４１，４４３，４４５，４４７が入力
したとき、それぞれの保持値に１を加え、カウン
トダウン信号４４２，４４４，４４６，４４８が
入力したとき、それぞれの保持値から１を減じ
る。アツプダウンカウンタ４０７，４０９，４１
１，４１３は、それぞれその保持値が０であるな
らばゼロ信号４５２，４５４，４５６，４５８を
出力し、０でなければ非ゼロ信号４５１，４５
３，４５５，４５７を出力する。非ゼロ信号４５
１，４５３，４５５，４５７は、最高受付優先順
位信号１１９に対応している。

第９図はアツプダウンカウンタ４０７，４０
９，４１１，４１３の一例を示す回路図で、４ビ
ツトの場合を示す。通常のアツプダウンカウンタ
５０２とそのクロツク端子に接続されたORゲー
ト５０１と、その出力に接続されたANDゲート
５０３とインバータ５０４から構成される。

入力端子Ｕが“１”、入力端子Ｄが“０”のと
き、アツプダウンカウンタ５０２はアツプカウン
タとして動作し、その保持値に１を加え出力す
る。入力端子Ｕが“０”、入力端子Ｄが“１”の
とき、アツプダウンカウンタ５０２はダウンカウ
ンタとして動作し、その保持値を１を減じて出力
する。そして、アツプダウンカウンタ５０２の保
持値が０であると、ANDゲート５０３の出力は
“１”となり、出力０から前記ゼロ信号として出
力され、その保持値がゼロでないときには、
ANDゲート５０３の出力は“０”となり出力０
から前記非ゼロ信号が出力される。

ところで、割込み受付信号１１０−Ａ，Ｂ，
Ｃ，Ｄのいずれかが出力されるとORゲート４０
５の出力である割込み信号１０３が“１”とな
る。このとき走査信号１０２の上位ビツト、下位
ビツトである信号１０２−１，１０２−２の値に
より、ANDゲート４０６，４０８，４１０，４
１２からカウントアツプ信号４４１，４４３，４
４５，４４７のいずれか１つが出力する。第１１
図はその真理値を示す図である。割込みが受け付
けられ割込み信号１０３が“１”になると、その
優先順位に対応するアツプダウンカウンタ４０
７，４０９，４１１，４１３の内１個が１だけカ
ウントアツプされる。

割込み終了信号１１３が“１”になると、アツ
プダウンカウンタ４０７が“０”でなければ
ANDゲート４３６の出力が“１”となるので、
アツプダウンカウンタ４０７は１だけカウントダ
ウンされる。アツプダウンカウンタ４０７が
“０”のときは、アツプダウンカウンタ４０９が
“０”でなければ、ANDゲート４１９の出力が
“１”となるので、アツプダウンカウンタ４０９
が１だけカウントダウンされる。アツプダウンカ
ウンタ４０７，４０９とも“０”のときは、アツ
プダウンカウンタ４１１が“０”でなければ、
ANDゲート４２０の出力が“１”となるので、
アツプダウンカウンタ４１１は１だけカウントダ
ウンされる。アツプダウンカウンタ４０７，４０
９，４１１とも“０”のときは、アツプダウンカ
ウンタ４１３が“０”でなければ、ANDゲート
４２１の出力が“１”となるから、アツプダウン
カウンタ４１３は１だけカウントダウンされる。
このように割込み終了信号１１３が“１”となる
と、優先順位別に割込みの受付数を保持している
アツプダウンカウンタの内の“０”でない最も順
位の高いものがカウントダウンされる。

次に、制御部Ａ１０１及び制御部Ｂ１０１′の
回路例について説明する。

制御部Ａ１０１は、Ｔ−フリツプフロツプ４０
１，４０２、ANDゲート４２３，４２４、ORゲ
ート４０５，４２２、NORゲート４０４から構
成され、制御部Ｂ１０１′は、ANDゲート４１
４，４１５，４１６，４１７，４３０、ORゲー
ト４１８から構成される。

走査信号１０２の上位ビツト、下位ビツトであ
る信号１０２−１，１０２−２は、それぞれＴ−
フリツプフロツプ４０１と４０２の出力である。
信号１０２−２はクロツク信号４０３の立ち上が
りエツジで反転し、信号１０２−１は信号１０２
−２の立ち下がりエツジで反転する。すなわち、
Ｔ−フリツプフロツプ４０１，４０２は、クロツ
ク信号４０３をカウントする４進カウンタであ
る。Ｔ−フリツプフロツプ４０１，４０２で構成
される前記４進カウンタは、NORゲート４０４
の出力が論理値“０”になるとリセツトされる。
クロツク信号４０３はCPU３００からの基準ク
ロツク信号４２５によつて制御される。

ANDゲート４１４，４１５，４１６，４１７
とORゲート４１８は、受付中の割込みの優先順
位と走査信号１０２が等しくなつたとき、Ｔ−フ
リツプフロツプ４０１，４０３をリセツトする信
号４３５を出力する。ただし、割込み信号１０３
が“１”の期間はANDゲート４２３によつてリ
セツトを禁止する。例えば、アツプダウンカウン
タ４０７の保持値が“０”で、アツプダウンカウ
ンタ４０９の保持値が“２”の場合、すなわち、
受け付けられている割込みの最高の優先順位が１
の場合、非ゼロ信号４５３が出力するので、
ANDゲート４１５により走査信号１０２−１が
“０”、走査信号１０２−２が“１”になると、割
込み信号１０３が“０”であれば、Ｔ−フリツプ
フロツプ４０１，４０２が信号４３５によつてリ
セツトされる。そして走査信号１０２−１，１０
２−２共に“０”となる。

同位信号１１８は、信号４３５に同期して出力
する。ただし、ANDゲート４３０によつて割込
み信号１０３が“１”のときは、その出力を禁止
される。このため、新たに割込みが受け付けられ
たタイミングでは同位信号１１８は出力しない。

なお、以上の実施例の説明においては、割込み
発生源の数を４個と限定したけれども、本発明の
割込み制御装置はこれに限定される事なく一般的
に適用できる事は言うまでもない。

（発明の効果）以上、詳細述べたように、本発明によれば、上
記の簡単な構成により、各割込み要因に対する優
先順位の設定が任意にでき、多重割込みの処理に
おいて繁雑な手続きが不要で、しかも異なつた割
込み要求の多重処理も同一の割込み要求の多重処
理も統一して制御できる割込み制御装置を得る事
ができる。

マイクロコンピユータ等の性能の向上と応用範
囲の拡大に伴い、応用分野ごとに重要度が異なる
割込み要因の種類は増加し、かつその数は増大し
てきている。多種かつ多数の割込み要因を同時に
統一して制御する割込み制御装置を、簡単な構成
で提供する本発明の意義と実用上の効果は極めて
大きいものがある。

【図面の簡単な説明】

第１図は従来の割込み制御装置の一例のシステ
ム構成を示すブロツク図、第２図は本発明の一実
施例のブロツク図、第３図はその走査信号と同位
信号の出力例を示したタイミングチヤート、第４
図はその選択部の機能を示す図、第５図、第６図
はその動作例を示すタイミングチヤート、第７
図、第８図、第９図はその部分詳細回路図、第１
０図は第８図の選択部の機能を示す真理値を示す
図、第１１図は第９図の回路の機能を示す真理値
を示す図である。１１〜１４……割込み要求、２０……中央処理
装置、２１……割込み制御装置、２２……従属割
込みコントローラ、１００−Ａ〜１００−Ｄ……
割込み要求、１０１……制御部Ａ、１０１′……
制御部Ｂ、１０２，１０２−１，１２０−２……
走査信号、１０３……割込み信号、１０４−Ａ〜
１０４−Ｄ……検出部、１０５−Ａ〜１０５−Ｄ
……優先順位指定部、１０６−Ａ〜１０６−Ｄ…
…割込み要求制御部、１０７−Ａ〜１０７−Ｄ…
…割込み要求記憶部、１０８−Ａ〜１０８−Ｄ…
…割込み受付部、１０９−Ａ〜１０９−Ｄ……一
致信号、１１０−Ａ〜１１０−Ｄ……割込み受付
信号、１１３……割込み終了信号、１１５−Ａ〜
１１５−Ｄ……選択部、１１６−Ａ〜１１６−Ｄ
……選択一致信号、１１７……受付数保持部、１
１８……同位信号、１１９……最高位信号、３０
０……中央処理装置、３０１−Ａ〜３０４−Ａ，
３２１−Ａ……Ｒ・Ｓフリツプフロツプ、３０５
−Ａ，３０６−Ａ……排他ORゲート、３０７−
Ａ……NORゲート、３０８−Ａ，３２５−Ａ，
３２７−Ａ……ANDゲート、３０９−Ａ……ベ
クタ発生部、３１３……ベクタ番地、３１４……
割込み確認信号、３２６−Ａ……ORゲート、３
２４−Ａ……インバータ、３１０−Ａ，３１１−
Ａ，３１２−Ａ，３２２−Ａ……信号、４０１，
４０２……Ｔ−フリツプフロツプ、４０３……ク
ロツク信号、４０４……NORゲート、４０５，
４１８，４２２……ORゲート、４０６，４０
８，４１０，４１２，４１４，４１５，４１６，
４１７，４１９，４２０，４２１，４２３，４２
４，４３０，４３６……ANDゲート、４０７，
４０９，４１１，４１３……アツプダウンカウン
タ、４２５，４３５，４４１〜４４８，４５１〜
４５８……信号、５０１……ORゲート、５０２
……アツプダウンカウンタ、５０３……ANDゲ
ート、５０４……インバータ、Ａ〜Ｄ，ａ〜ｄ，
ｄ−１〜ｄ−４……割込み発生源。

Claims

【特許請求の範囲】

１各割込み発生源ごとの割込み要求を記憶する
割込み要求記憶手段と、割込み要求ごとに処理優
先順位を指定する優先順位指定手段と、優先順位
を高位から走査する走査信号を出力する走査信号
発生手段と、前記走査信号と前記優先順位指定手
段の内容を比較する比較手段と、優先順位ごとに
割込み受付数を記憶する受付数保持手段と、現在
受け付け中の割込みの優先順位を示す指標信号を
出力する指標信号出力手段と、前記走査信号出力
手段が所定の周期で前記走査信号をくり返し出力
し前記比較手段が前記走査信号と前記優先順位手
段の内容との一致を検出した場合前記指標信号と
前記割込み要求記憶手段の内容に基づき優先順位
制御と前記受付数保持手段の保持情報の制御とを
行う検出制御手段とを含む事を特徴とする割込み
制御装置。