JPH0379950B2 - - Google Patents
Info
- Publication number
- JPH0379950B2 JPH0379950B2 JP15669481A JP15669481A JPH0379950B2 JP H0379950 B2 JPH0379950 B2 JP H0379950B2 JP 15669481 A JP15669481 A JP 15669481A JP 15669481 A JP15669481 A JP 15669481A JP H0379950 B2 JPH0379950 B2 JP H0379950B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transformer
- circuit
- amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000009499 grossing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明は、スイツチド・キヤパシタ変成器（以
下、SC変成器と称す）にCNIC回路（current−
inversion negative−impedance conve−rter，
電流反転型負性インピーダンス変換回路）を用い
た平滑回路を接続して構成される集積化可能な電
源回路に関する。
下、SC変成器と称す）にCNIC回路（current−
inversion negative−impedance conve−rter，
電流反転型負性インピーダンス変換回路）を用い
た平滑回路を接続して構成される集積化可能な電
源回路に関する。
通信システムのデジタル化及びLSI（高密度集
積回路）化に伴い集積化可能なSC変成器を用い
た電源回路が採用されている。
積回路）化に伴い集積化可能なSC変成器を用い
た電源回路が採用されている。
従来、このSC変成器の出力から直流信号を得
るための平滑回路としては、該変成器の出力に平
滑用蓄電器を並列に接続する構成が周知である。
るための平滑回路としては、該変成器の出力に平
滑用蓄電器を並列に接続する構成が周知である。
しかしながら、蓄電器のみの平滑回路を用いた
場合、リツプルを低減するためには極めて大容量
の蓄電器が必要となり、小型・軽量化及び集積化
が困難になるという欠点がある。
場合、リツプルを低減するためには極めて大容量
の蓄電器が必要となり、小型・軽量化及び集積化
が困難になるという欠点がある。
本発明の目的は、上述の欠点を除去し小容量の
蓄電器でリツプル電圧を極めて小さくでき同時
に、集積化可能な電源回路を提供することにあ
る。
蓄電器でリツプル電圧を極めて小さくでき同時
に、集積化可能な電源回路を提供することにあ
る。
本発明の電源回路は、スイツチド・キヤパシタ
変成器を有する電源回路において、一端が前記変
成器の一方の出力端子と接続された第１の蓄電器
と、一端が前記変成器の他方の出力端子と接続さ
れ前記第１の蓄電器と等しい容量値を持つ第２の
蓄電器と、反転入力端子が前記第１の蓄電器の他
端と接続され非反転入力端子が前記第２の蓄電器
の他端と接続された増幅器と、該増幅器の出力端
子と前記反転入力端子との間に接続され第１の抵
抗器と第３の蓄電器との並列接続からなる第１の
並列回路と、前記増幅器の出力端子と前記非反転
入力端子との間に接続され前記第１の並列回路と
等しいインピーダンスを有し第２の抵抗器と第４
の蓄電器との並列接続からなる第２の並列回路と
を備えている。
変成器を有する電源回路において、一端が前記変
成器の一方の出力端子と接続された第１の蓄電器
と、一端が前記変成器の他方の出力端子と接続さ
れ前記第１の蓄電器と等しい容量値を持つ第２の
蓄電器と、反転入力端子が前記第１の蓄電器の他
端と接続され非反転入力端子が前記第２の蓄電器
の他端と接続された増幅器と、該増幅器の出力端
子と前記反転入力端子との間に接続され第１の抵
抗器と第３の蓄電器との並列接続からなる第１の
並列回路と、前記増幅器の出力端子と前記非反転
入力端子との間に接続され前記第１の並列回路と
等しいインピーダンスを有し第２の抵抗器と第４
の蓄電器との並列接続からなる第２の並列回路と
を備えている。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例を示す構成図であ
る。
る。
図において、入力電源１からの入力電圧Ｅはク
ロツク周波数fcで動作する変成比±ｎ（但し、ｎ
は正の整数または、正の整数分の一）のSC変成
器２に印加され、このSC変成器２の出力と並列
に負荷抵抗器１１が接続される。また、SC変成
器２の出力端子間にはCNIC回路を用いた平滑回
路が接続されている。
ロツク周波数fcで動作する変成比±ｎ（但し、ｎ
は正の整数または、正の整数分の一）のSC変成
器２に印加され、このSC変成器２の出力と並列
に負荷抵抗器１１が接続される。また、SC変成
器２の出力端子間にはCNIC回路を用いた平滑回
路が接続されている。
オペアンプを用いて構成したCNIC回路の基本
構成を第３図に示す。
構成を第３図に示す。
ここで
V1；１〜1′間電位
V2；２〜2′間電位
I1；１からの電流
I2；２からの電流
とすると、V1＝V2、I1＝（Z2／Z1）I2となるこ
とが知られており、Z1＝Z2なるインピーダンスを
実現することでI1＝I2が実現できる。なお、第３
図に示すNIC回路についての詳細は「LINEAR
INTEGRATED NETWORKS Fundamentals」
に記載されている。
とが知られており、Z1＝Z2なるインピーダンスを
実現することでI1＝I2が実現できる。なお、第３
図に示すNIC回路についての詳細は「LINEAR
INTEGRATED NETWORKS Fundamentals」
に記載されている。
すなわち、SC変成器２の出力端子の一方と増
幅器１０の反転入力端子との間に蓄電器３が接続
されており、また、SC変成器２の出力端子の他
方と増幅器１０の非反転入力端子との間には抵抗
器６と蓄電器７との並列回路が接続されている。
さらに、増幅器１０の出力端子と反転入力端子お
よび非反転入力端子との間には各々抵抗器５と蓄
電器４との並列回路および抵抗器８と蓄電器９と
の並列回路が接続されている。蓄電器３，４，
７，９は直流分をカツトしSC変成器２の出力の
交流成分のみを通す。
幅器１０の反転入力端子との間に蓄電器３が接続
されており、また、SC変成器２の出力端子の他
方と増幅器１０の非反転入力端子との間には抵抗
器６と蓄電器７との並列回路が接続されている。
さらに、増幅器１０の出力端子と反転入力端子お
よび非反転入力端子との間には各々抵抗器５と蓄
電器４との並列回路および抵抗器８と蓄電器９と
の並列回路が接続されている。蓄電器３，４，
７，９は直流分をカツトしSC変成器２の出力の
交流成分のみを通す。
ここで、クロツク周波数をｆとすると、角周波
数ωc＝2πfであり、 ωc＞１／CpR ωc＞１／CfRf …(1) とし、増幅器１０の増幅度Ｇ＝∞（無限大）とす
ると、増幅器１０の入力電圧差ΔVはΔV０と
なる。さらに増幅器１０の入力インピーダンスＺ
をＺ＝∞（無限大）とし、蓄電器４および９の容
量値を等しくし、蓄電器３および７の容量値を等
しくすると、増幅器１０の出力電流I1およびI2は
等しく（I1＝I2＝Ｉ）なる。
数ωc＝2πfであり、 ωc＞１／CpR ωc＞１／CfRf …(1) とし、増幅器１０の増幅度Ｇ＝∞（無限大）とす
ると、増幅器１０の入力電圧差ΔVはΔV０と
なる。さらに増幅器１０の入力インピーダンスＺ
をＺ＝∞（無限大）とし、蓄電器４および９の容
量値を等しくし、蓄電器３および７の容量値を等
しくすると、増幅器１０の出力電流I1およびI2は
等しく（I1＝I2＝Ｉ）なる。
この結果、増幅器１０の出力とSC変成器２の
各出力端子とに接続されている蓄電器３と４及び
９と７との直列回路には等しい電流Ｉ（＝I1＝I2）
が流れることになり、SC変成器２の各出力端子
は、増幅器１０の出力端に対し交流的に仮想接地
状態となり、抵抗器１１には直流成分のみが供給
される。
各出力端子とに接続されている蓄電器３と４及び
９と７との直列回路には等しい電流Ｉ（＝I1＝I2）
が流れることになり、SC変成器２の各出力端子
は、増幅器１０の出力端に対し交流的に仮想接地
状態となり、抵抗器１１には直流成分のみが供給
される。
第２図ａはクロツク信号波形、同図ｂはSC変
成器の出力側に平滑回路を設けないときの抵抗器
１１の両端の電圧波形、同図ｃは本実施例の抵抗
器１１の両端の電圧波形である。
成器の出力側に平滑回路を設けないときの抵抗器
１１の両端の電圧波形、同図ｃは本実施例の抵抗
器１１の両端の電圧波形である。
このように、SC変成器の出力に負荷と並列に
CNIC回路を用いた平滑回路を接続することによ
り、等価的にSC変成器の交流負荷インピーダン
スを零にすることができ、出力には直流成分のみ
が得られる。
CNIC回路を用いた平滑回路を接続することによ
り、等価的にSC変成器の交流負荷インピーダン
スを零にすることができ、出力には直流成分のみ
が得られる。
以上、本発明には、小容量の蓄電器により回路
を構成でき更にインダクタンス素子を全く使用し
ていないため磁束の発生がなく集積化も容易であ
るという効果がある。
を構成でき更にインダクタンス素子を全く使用し
ていないため磁束の発生がなく集積化も容易であ
るという効果がある。
第１図は本発明の一実施例を示す構成図、第２
図ａはクロツク信号波形、同図ｂは平滑回路を設
けないときの出力波形および同図ｃは本実施例の
出力波形である。第３図はCNICの基本構成を示
す回路図である。 図において、１……入力電源、２……SC変成
器、３……蓄電器、４……蓄電器、５……抵抗
器、６……抵抗器、７……蓄電器、８……抵抗
器、９……蓄電器、１０……増幅器、１１……抵
抗器。
図ａはクロツク信号波形、同図ｂは平滑回路を設
けないときの出力波形および同図ｃは本実施例の
出力波形である。第３図はCNICの基本構成を示
す回路図である。 図において、１……入力電源、２……SC変成
器、３……蓄電器、４……蓄電器、５……抵抗
器、６……抵抗器、７……蓄電器、８……抵抗
器、９……蓄電器、１０……増幅器、１１……抵
抗器。
Claims (1)
- １ ２つの出力端子を持つスイツチド・キヤパシ
タ変成器を有する電源回路において、一端が前記
変成器の一方の出力端子と接続された第１の蓄電
器と、一端が前記変成器の他方の出力端子と接続
され前記第１の蓄電器と等しい容量値を持つ第２
の蓄電器と、反転入力端子が前記第１の蓄電器の
他端と接続され非反転入力端子が前記第２の蓄電
器の他端と接続された増幅器と、該増幅器の出力
端子と前記反転入力端子との間に接続され第１の
抵抗器と第３の蓄電器との並列接続からなる第１
の並列回路と、前記増幅器の出力端子と前記非反
転入力端子との間に接続され前記第１の並列回路
と等しいインピーダンスを有し第２の抵抗器と第
４の蓄電器との並列接続からなる第２の並列回路
とを備えたことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15669481A JPS5858864A (ja) | 1981-10-01 | 1981-10-01 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15669481A JPS5858864A (ja) | 1981-10-01 | 1981-10-01 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858864A JPS5858864A (ja) | 1983-04-07 |
| JPH0379950B2 true JPH0379950B2 (ja) | 1991-12-20 |
Family
ID=15633291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15669481A Granted JPS5858864A (ja) | 1981-10-01 | 1981-10-01 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858864A (ja) |
-
1981
- 1981-10-01 JP JP15669481A patent/JPS5858864A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5858864A (ja) | 1983-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236404B2 (ja) | ||
| US4587437A (en) | Coupling/decoupling capacitor multiplier | |
| US2904758A (en) | Circuit arrangement for converting impedances | |
| JPS6134288B2 (ja) | ||
| JPH0379950B2 (ja) | ||
| JPH0422581Y2 (ja) | ||
| JPH0230912Y2 (ja) | ||
| JPH0453159Y2 (ja) | ||
| SU1149385A1 (ru) | Имитатор взаимоиндуктивности | |
| KR900001438Y1 (ko) | 그래픽 이퀄라이저(Graphic Equalizer) 장치 | |
| JPS6258166B2 (ja) | ||
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPS6345906A (ja) | 増幅回路 | |
| JPS62285660A (ja) | 平滑回路 | |
| SU1171983A1 (ru) | Устройство дл усилени посто нного тока | |
| JPH0453050Y2 (ja) | ||
| JPS585592B2 (ja) | 電源装置 | |
| JPH022077Y2 (ja) | ||
| SU1656666A1 (ru) | Устройство усилени | |
| JP2962936B2 (ja) | 共振回路 | |
| JPS62154912A (ja) | フイルタ回路 | |
| JPS5864817A (ja) | ジヤイレ−タ | |
| JPS59174726U (ja) | 周波数比例進相回路 | |
| JPH0535922B2 (ja) | ||
| JPS6333003A (ja) | オフセツト補正回路 |