JPH0380336B2 - - Google Patents

Info

Publication number
JPH0380336B2
JPH0380336B2 JP25307185A JP25307185A JPH0380336B2 JP H0380336 B2 JPH0380336 B2 JP H0380336B2 JP 25307185 A JP25307185 A JP 25307185A JP 25307185 A JP25307185 A JP 25307185A JP H0380336 B2 JPH0380336 B2 JP H0380336B2
Authority
JP
Japan
Prior art keywords
region
semiconductor film
film
laser beam
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP25307185A
Other languages
English (en)
Other versions
JPS62112315A (ja
Inventor
Kenichi Koyama
Takemitsu Kunio
Tadayoshi Enomoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP25307185A priority Critical patent/JPS62112315A/ja
Publication of JPS62112315A publication Critical patent/JPS62112315A/ja
Publication of JPH0380336B2 publication Critical patent/JPH0380336B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レーザビームを用いて絶縁膜上の半
導体膜をアニールする事により形成するSOI(セ
ミコンダクタ・オン・インシユレータ,Semi−
conductor on insulator)基板形成方法に関す
る。
〔従来の技術〕
従来、SOI構造の基板を形成する際には、下地
半導体基板としてシリコン基板、絶縁膜としてシ
リコン酸化膜を用い、シリコン酸化膜上に堆積し
た多結晶シリコン膜をレーザアニールすることに
より、溶融、再結晶化させてSOI層を得ていた。
しかしながらレーザ発振管から出射されるレーザ
ビームの空間パワー分布はガウス分布であるの
で、それを吸収して溶融した多結晶シリコン膜の
溶融領域の端部はその領域の内側部分よりも低温
となる。このため、再結晶化は前記溶融領域の端
部から始まり、内側へと進む。この時、前記溶融
領域の外側は多結晶シリコン膜であるため、再結
晶化領域も多結晶となり、溶融した領域を単結晶
化することは出来ない。(電子通信学会技術研究
報告CPM 83−13) これに対し、比較的大きなSOIは単結晶領域を
作成する方法として次に示す多結晶シリコンキヤ
ツプ膜を用いる方法がある。第2図aは、この方
法に用いられる基板の構造である。第2図a中に
示す多結晶シリコン膜3内で多結晶シリコンキヤ
ツプ膜5の下に位置する領域3aを単結晶化する
には、結晶成長がこの領域3aの一点から始ま
り、領域3aの外側へ進む必要がある。即ち、多
結晶シリコン膜3が再結晶化する時の、多結晶シ
リコン膜3内の温度分布は、領域3aの温度が、
その周辺の多結晶シリコン膜3内の領域3bに比
べて低くなる必要がある。この温度分布をつくる
ために、シリコン基板1上にシリコン酸化膜2を
形成した後、まず多結晶シリコン膜3、シリコン
酸化膜4、多結晶シリコンのキヤツプ膜5を順次
形成し、次いで、多結晶シリコンのキヤツプ膜5
は領域3aの直上のみを残し、すなわち、ストラ
イプ状の領域3bの直上の多結晶シリコンのキヤ
ツプ膜5は、エツチングにより除去し、基板を作
製する。
この基板にレーザビーム13を照射すると、領
域3aには多結晶シリコンのキヤツプ膜5で吸収
された残りのレーザビームが伝えられるので、領
域3aに伝えられるレーザパワーは領域3bに伝
えられるパワーより小さくすることが可能であ
る。この時は多結晶シリコン膜3内の温度分布は
領域3aの方が領域3bより低くなり、多結晶シ
リコン膜3内の結晶成長は領域3aの一点から始
まる。この結果、領域3aは単結晶となる〔第3
回新機能素子技術シンポジウム予稿集(1984)・
pp243〕。
〔発明が解決しようとする問題点〕
しかしながら、上述の方法では、多結晶シリコ
ン膜5の直下の領域3aのみが単結晶化され、そ
れ以上に大きな単結晶を得ることはできない。こ
れは、第2図bに示すように多結晶シリコン膜3
内の領域11,17に作製した単結晶の結晶面方
位がそろつていないためである。第2図中、1
2,18,19は第2図aの多結晶シリコン膜3
内で直上に多結晶シリコン膜がない領域を示して
いる。面方位がそろわない理由を次に説明する。
第2図a,bの試料にレーザビーム13を照射す
ると領域11,17の直上には、多結晶シリコン
膜5があるので領域11,17に伝えられるレー
ザビームは、多結晶シリコン膜5によつて減衰さ
れており、そのパワーは、領域12,18,19
に伝えられるレーザビームのパワーより小さい。
その結果、温度分布は領域11,17の内側で低
く、領域12,18,19の内側で高くなる。こ
のため結晶成長の方向15は領域11,17でそ
れぞれ内側の一点から独立に始まるからである。
最後に結晶化する領域12には、領域11,1
7のSOI単結晶の結晶面方位11,17のSOI単
結晶の結晶方位のずれによる結晶粒界が形成され
る。
本発明の目的は、この問題を解決し、より大き
な面積を持つSOI単結晶を形成することにある。
〔問題を解決するための手段〕
本発明は、以下の3発明からなるものである。
すなわち、 (1) レーザアニール法によりSOI基板を形成する
方法において、少なくとも表面に絶縁層を備え
た基板上に、第1の半導体膜、第1の絶縁膜、
を順次形成し、その上に、第2の半導体膜から
なるアイランドを多数並べた第1の領域と、こ
れに隣接し、前記第2の半導体膜を設けない帯
状の第2の領域と、第1の領域とは反対側で第
2の領域に隣接して前記第2の半導体膜で覆わ
れた第3の領域を形成した後、第3の半導体膜
と第2の絶縁膜とを順次形成し、かつ、前記第
1の絶縁膜、第2の半導体膜、第3の半導体
膜、第2の絶縁膜の膜厚を、前記第1の半導体
膜内で、かつ直上に前記第3の半導体膜が存在
する領域におけるレーザパワーの吸収量が、前
記第1の半導体膜内で、かつ直上に前記第2の
半導体膜が存在しない領域におけるレーザパワ
ーの吸収量よりも大きくなる様に設定・作製し
た後、前記アイランドサイズより太く、かつ帯
状の前記第2の領域の幅より太い径を持つレー
ザビームで、前記第2の領域をその領域にそつ
て第1のビーム走査して前記第1の半導体膜内
で、かつ前記第2の領域の直下に位置する領域
を単結晶化し、その後、レーザビーム照射時の
半導体膜の溶融幅の半分の長さより狭い間隔
で、前記第2の領域から前記第1の領域へレー
ザビーム照射位置をずらしつつ第1のビーム走
査方向に対して平行な方向へ、多数回レーザビ
ームを走査し、前記第1の領域を溶融、アニー
ルすることにより、前記第1の半導体膜を単結
晶化することを特徴とするSIO基板形成方法、 (2) レーザアニール法によりSOI基板を形成する
方法において、少なくとも表面に絶縁層を備え
た基板上に、第1の半導体膜、第1の絶縁膜、
を順次形成し、その上に、第2の半導体膜から
なるアイランドを多数並べた第1の領域と、こ
れに隣接し、前記第2の半導体膜を設けない帯
状の第2の領域と、第1の領域とは反対側で第
2の領域に隣接して前記第2の半導体膜で覆わ
れた第3の領域を形成した後、第3の半導体膜
と第2の絶縁膜を順次形成し、かつ、前記第1
の絶縁膜、第2の半導体膜、第3の半導体膜、
第2の絶縁膜の膜厚を、前記第1の半導体膜内
で、かつ直上に前記第3の半導体膜が存在する
領域におけるレーザパワーの吸収量が、前記第
1の半導体膜内で、かつ直上に前記第2の半導
体膜が存在しない領域におけるレーザパワーの
吸収量よりも大きくなる様に設定・作製した
後、前記アイランドサイズより太く、かつ帯状
の前記第2の領域の幅より太い径を持つレーザ
ビームで、前記第2の領域をその領域にそつて
第1のビーム走査して前記第1の半導体膜内
で、かつ前記第2の領域の直下に位置する領域
を単結晶化し、その後、レーザビーム照射時の
半導体膜の溶融幅の半分の長さより狭い間隔
で、前記第2の領域から前記第1の領域へレー
ザビーム照射位置をずらしつつ第1のビーム走
査方向に対して鋭角になる方向へ、多数回レー
ザビームを走査し、前記第1の領域を溶融、ア
ニールすることにより、前記第1の半導体膜を
単結晶化することを特徴とするSOI基板形成方
法、 (3) レーザアニール法によりSOI基板を形成する
方法において、少なくとも表面に絶縁層を備え
た基板上に、第1の半導体膜、第1の絶縁膜、
を順次形成し、その上に、第2の半導体膜から
なるアイランドを多数並べた第1の領域と、こ
れに隣接し、前記第2の半導体膜を設けない帯
状の第2の領域と、第1の領域とは反対側で第
2の領域に隣接して前記第2の半導体膜で覆わ
れた第3の領域を形成した後、第3の半導体膜
と第2の絶縁膜を順次形成し、かつ、前記第1
の絶縁膜、第2の半導体膜、第3の半導体膜、
第2の絶縁膜の膜厚を、前記第1の半導体膜内
で、かつ直上に前記第3の半導体膜が存在する
領域におけるレーザパワーの吸収量が、前記第
1の半導体膜内で、かつ直上に前記第2の半導
体膜が存在しない領域におけるレーザパワーの
吸収量よりも大きくなる様に設定・作製した
後、前記アイランドサイズより太く、かつ帯状
の前記第2の領域の幅より太い径を持つレーザ
ビームで、前記第2の領域をその領域にそつて
第1のビーム走査して前記第1の半導体膜内
で、かつ前記第2の領域の直下に位置する領域
を単結晶化し、その後、前記第3の領域から前
記第1の領域へ、かつ第1のビーム走査方向に
対して垂直な方向に多数回レーザビームを走査
し、前記第1の領域を溶融、アニールすること
により、前記第1の半導体膜を単結晶化するこ
とを特徴とするSOI基板形成方法、 である。
〔実施例〕
以下に本発明の実施例を図によつて説明する。
実施例 1 本実施例においては、SOI基板を構成するに当
り、再結晶化すべき層に多結晶シリコン膜を、絶
縁膜としてシリコン酸化膜又はシリコン窒化膜
を、基板としてシリコン基板を、レーザビームと
してアルゴンガスレーザを用いている。
第1図aはレーザアニールを施こす試料の模式
図である。まず、第1図aに示す様に、シリコン
基板1上に、膜厚が約1μmのシリコン酸化膜2
と、膜厚が約0.5μmの多結晶シリコン膜3を順次
形成する。この上にシリコン酸化膜(厚さ900
Å)、シリコン窒化膜(厚さ200Å)、シリコン
酸化膜(厚さ200Å)からなる多層膜6を形成
する。その後、多層膜6上に多結晶シリコン膜8
(厚さ500Å)を形成する。
次に、15μmの幅で、多結晶シリコン膜8が存
在しない帯状のパターンと、15μm角の多結晶シ
リコン膜8のアイランドを5μm間隔に敷きつめた
パターンをエツチングにより形成する。その上に
多結晶シリコン膜7(厚さ500Å)、シリコン酸
化膜9(厚さ500Å)を形成する。ここで、ポ
リシリコン膜3を、多層膜6を介してその直上
に、厚さ1000Åの多結晶シリコン膜が存在する
領域11と、厚さ500Åの多結晶シリコン膜が
存在する領域で、約15μmの幅で帯状に存在する
領域11とその他の領域12(幅約5μm)とに区
別する。
この様な膜構成では、アルゴンガスレーザビー
ムを照射した場合の多結晶シリコン膜3内におけ
るレーザビーム吸収量は、(吸収量)/(照射量)
の比で現わすと、領域11では0.20、領域10お
よび12では0.16となる。このため、レーザビー
ム照射時には領域11に、領域10,12よりも
大きなパワーのレーザが入射される。その結果、
多結晶シリコン膜3内は、領域11の温度が領域
10,12の温度より高いという温度分布を持
つ。
次に、この基板の多結晶シリコン膜3内の領域
10、および主に領域11で占められている領域
10の周りの領域をアルゴンガスレーザビームで
照射することで溶融・アニールする。この時、レ
ーザビームのビーム径は50μmであり、ビームの
走査方向は第1図中矢印13示した方向である。
多結晶シリコン膜3内の温度分布は、前述の説明
の通り、領域10の温度は、その周辺部(主に領
域11が占ている部分)より低くなる。このた
め、再結晶時には、領域10内の一点から結晶成
長が始まり、周辺部へ進行するので領域10は単
結晶化される。
次に、多結晶シリコン膜3内の領域11および
12のレーザアニールを行なう。この時、レーザ
ビーム走査方向は、第1図a中矢印13に示した
方向であり、一回の走査ごとに照射位置をずらし
ながら、多数回レーザビーム走査を行なう。レー
ザビーム照射位置のずらし間隔は、多結晶シリコ
ン膜3内の、レーザビーム照射によつて溶融する
帯状の領域の半分より狭い間隔である。
第1図bは第1回目のレーザビーム走査時にお
いて、多結晶シリコン膜3の溶融帯内の半分の領
域のうち、領域10側に位置する領域20の多結
晶シリコン膜3が再結晶化する時の結晶成長方向
を示した図である。この場合にも前述の説明の通
り、多結晶シリコン膜3内の再結晶化における温
度分布は多結晶シリコン膜3内の領域12の方が
多結晶シリコン膜3内の領域11より低い分布と
なる。それゆえ、結晶成長は、まず第1図bの結
晶成長方向15に沿つて進み、多結晶シリコン膜
3内の領域20中の領域12は、多結晶シリコン
膜3内の領域10をシードとして再結晶化され、
領域10と同じ結晶性を持つ単結晶となる。この
時点では、多結晶シリコン膜3内の領域11は溶
融している。次に、多結晶シリコン膜3の温度が
下がると、多結晶シリコン膜3内の領域11の再
結晶化が始まる。この時の結晶成長は、第1図b
に示した矢印16に沿つて進む。この再結晶化に
おいて、多結晶シリコン膜3内の領域20中の領
域10および領域12は既に単結晶化しているた
めに、多結晶シリコン膜3内の領域20中の領域
11も、領域10のSOI単結晶と同じ結晶性を持
つた結晶になる。すなわち、領域20内の多結晶
シリコン膜3は同じ単結晶の領域10をもとに再
結晶化されるので結晶粒界が存在しないSOI膜を
形成できる。第2回目以降のレーザビーム走査に
おいても同様に再結晶化されるので、多結晶シリ
コン膜3中のレーザアニールを行なつた部分は、
領域10と同じ結晶配向性をもち、単結晶領域と
なる。
本実施例においては、絶縁層を備えた基板とし
てシリコン基板上にシリコン酸化膜を形成した基
板を、再結晶化すべき膜として多結晶シリコン膜
を、絶縁膜としてシリコン酸化膜、シリコン窒化
膜からなる多層膜をキヤツプ膜として多結晶シリ
コン膜をキヤツプをカバーする絶縁膜としてシリ
コン酸化膜を、レーザビームとしてアルゴン・ガ
ス・レーザビームをそれぞれ用いたが、これは一
例であつて、本発明の目的が達成されれば、上記
条件に限定されることはない。
又、領域10の両外側は、多結晶シリコン膜8
のアイランドパターンで敷きつめたか、二回目以
降のレーザアニールにおいて、レーザ走査の上手
に位置する。領域10の外側は、多結晶シリコン
膜8を一面に敷きつめても問題はない。
又、絶縁層を表面に備えた基板として、SOI結
晶と同じ材質からなる単結晶半導体基板を用いた
場合、領域10内の半導体膜の一部分が半導体基
板と直接接する構造を基板に持たせると、SOI結
晶の結晶配向性は半導体基板と同じになる。その
結果、SOI結晶の結晶性の制御も可能である。
実施例 2 第1図cは本実施例において、レーザアニール
を行なう試料の模式図である。その構造は実施例
1に用いた試料構造と同じである。又、多結晶シ
リコン膜3内の領域10を単結晶化するまでの工
程は、全て実施例1の工程と同じである。この工
程の後、多結晶シリコン膜3内の領域11および
12のレーザアニールを行なう。この時、レーザ
ビーム走査方向は、第1e図中、矢印14に示し
た方向であり、矢印14は矢印13に対して鋭角
をなす。又一回の走査ごとに照射位置をずらしな
がら多数回レーザビーム走査を行なう。レーザビ
ーム照射位置のずれの間隔は、多結晶シリコン膜
3内の、レーザビーム照射によつて溶融する帯状
の領域の半分より狭い間隔である。
第1図dは第1回目のレーザビーム走査時にお
いて、多結晶シリコン膜3の溶融帯内の半分の領
域のうち、領域10側に位置する領域20の多結
晶シリコン膜3が再結晶化する時の結晶成長方向
を示した図である。
この場合にも、実施例1の場合と同様にシリコ
ン膜3の再結晶化における温度分布は多結晶シリ
コン膜3内の領域12の方が多結晶シリコン膜3
内の領域11よりも低い分布となる。それゆえ、
結晶成長は、まず第1図dの矢印15で示す結晶
成長方向に沿つて進み、多結晶シリコン膜3内の
領域20中の領域12は、多結晶シリコン膜3内
の領域10をシードとして再結晶化され、領域1
0と同じ結晶性を持つ単結晶となる。この時点で
は、多結晶シリコン膜3内の領域11は溶けてい
る。次に、多結晶シリコン膜3の温度が下がる
と、多結晶シリコン膜3内の領域11の再結晶化
が始まる。この時の結晶成長は、第1図dに示し
た矢印16に沿つて進む。この再結晶化におい
て、多結晶シリコン膜3内の領域20中の領域1
0および領域12は既に単結晶化しているため
に、多結晶シリコン膜3内の領域20中の領域1
1も、領域10のSOI単結晶と同じ結晶性を持つ
た結晶になる。すなわち領域20内の多結晶シリ
コン膜3は同じ単結晶の領域10をもとに再結晶
化されるので結晶粒界が存在しないSOI膜を形成
できる。第2回目以降のレーザビーム走査におい
ても同様に再結晶化されるので、多結晶シリコン
膜3中のレーザアニールを行なつた部分は、領域
10と同じ結晶配向性をもち、単結晶領域とな
る。
本実施例においては、絶縁層を備えた基板とし
てシリコン基板上にシリコン酸化膜を形成した基
板を、再結晶化すべき膜として多結晶シリコン膜
を、絶縁膜としてシリコン酸化膜、シリコン窒化
膜からなる多層膜を、キヤツプ膜として多結晶シ
リコン膜を、キヤツプをカバーする絶縁膜として
シリコン酸化膜を、レーザビームとしてアルゴ
ン・ガス・レーザビームをそれぞれ用いたが、こ
れは一例であつて、本発明の目的が達成されれ
ば、上記条件に限定されることはない。
又、領域10の両外側は、多結晶シリコン膜8
のアイランドパターンで敷きつめたが、二回目以
降のレーザアニールにおいてレーザ走査の上手に
位置する領域10の外側は、多結晶シリコン膜8
を一面に敷きつめても問題はない。
又、絶縁層を表面に備えた基板として、SOI結
晶と同じ材質からなる単結晶半導体基板を用いた
場合、領域10内の半導体膜の一部分が半導体基
板と直接接する構造を基板に持たせると、SOI結
晶の結晶配向性は半導体基板と同じになる。その
結果、SOI結晶の結晶性の制御も可能である。
実施例 3 第1図eは本実施例において、レーザアニール
を行なう試料の模式図である。その構造は実施例
1に用いた試料構造と同じである。又、多結晶シ
リコン膜3内の領域10を単結晶化するまでの工
程は、全て実施例1に用いた工程と同じである。
この工程の後、多結晶シリコン膜3内の領域11
および12のレーザアニールを行なう。この時、
レーザビーム走査方向は、第1図e中矢印14に
示した方向であり矢印14は矢印13と直角をな
す。又、一回の走査ごとに照射位置をずらしなが
ら多数回レーザビーム走査を行なう。レーザビー
ム照射位置のずらし間隔は、多結晶シリコン膜3
内の、レーザビーム照射によつて溶融する帯状の
領域より狭い間隔である。
第1図fは第1回目のレーザビーム走査時にお
いて、多結晶シリコン膜3の溶融帯内の半分の領
域のうち、領域10側に位置する多結晶シリコン
膜3が再結晶化する時の結晶成長方向を示した図
である。
この場合にも、実施例1の場合と同様にシリコ
ン膜3の再結晶化における温度分布は多結晶シリ
コン膜3内の領域12の方が多結晶シリコン膜3
内の領域11よりも低い分布となる。それゆえ、
結晶成長はまず第1図fの矢印15に示す結晶成
長方向に沿つて進み、多結晶シリコン膜3内の領
域12は、多結晶シリコン膜3内の領域10をシ
ードとして再結晶化され、領域10と同じ結晶性
を持つ単結晶となる。この時点では、多結晶シリ
コン膜3内の領域11は溶けている。次に、多結
晶シリコン膜3の温度が下がると、多結晶シリコ
ン膜3内の領域11の再結晶化が始まる。この時
の結晶成長は、第1図fに示した矢印16に沿つ
て進む。この再結晶化において、多結晶シリコン
膜3内の領域10および領域12は既に単結晶化
しているために、多結晶シリコン膜3内の領域1
1も、領域10のSOI単結晶と同じ結晶性を持つ
た結晶になる。すなわち、多結晶シリコン膜3は
同じ単結晶の領域10をもとに再結晶化されるの
で結晶粒界が存在しないSOI膜を形成できる。第
2回目以降のレーザビーム走査においても同様に
再結晶化されるので、多結晶シリコン膜3中のレ
ーザアニールを行なつた部分は、領域10と同じ
結晶配向性をもち、単結晶領域となる。
本実施例においては、絶縁層を備えた基板とし
てシリコン基板上にシリコン酸化膜を形成した基
板を、再結晶化すべき膜として多結晶シリコン膜
を、絶縁膜としてシリコン酸化膜、シリコン窒化
膜からなる多層膜を、キヤツプ膜として多結晶シ
リコン膜を、キヤツプをカバーする絶縁膜として
シリコン酸化膜を、レーザビームとしてアルゴ
ン・ガス・レーザビームをそれぞれ用いたが、こ
れは一例であつて、本発明の目的が達成されれ
ば、上記条件に限定されることはない。
又、領域10の両外側は、多結晶シリコン膜8
のアイランドパターンで敷きつめたが、二回目以
降のレーザアニールにおいてレーザ走査の上手に
位置する、領域10の外側は、多結晶シリコン膜
8を一面に敷きつめても問題はない。
又、絶縁層を表面に備えた基板として、SOI結
晶と同じ材質からなる単結晶半導体基板を用いた
場合、領域10内の半導体膜の一部分が、半導体
基板と直接接する構造を基板に持たせると、SOI
結晶の結晶配向性は半導体基板と同じになる。そ
の結果、SOI結晶の結晶性の制御も可能である。
〔発明の効果〕
従来法においては、単結晶化領域は、レーザビ
ームの走査方向にのみ長く形成され、幅方向は太
くできなかつたが、本発明においては走査方向の
みならず幅方向も太くでき、より大きな面積の
SOI単結晶を得ることができる効果を有するもの
である。
【図面の簡単な説明】
第1図a,bは本発明の第1の実施例を示すも
のでaは試料の模式図、bは再結晶化時の多結晶
シリコン膜内の結晶成長方向を示す図、第1図
c,dは本発明の第2の実施例を示すもので、c
は試料の模式図、dは再結晶化時の多結晶シリコ
ン膜内の結晶成長方向を示す図、第1図e,fは
本発明の第3の実施例を示すものでeは試料の模
式図、fは再結晶化時の多結晶シリコン膜内の結
晶成長方向を示す図、第2図aは従来法における
試料の模式図、第2図bは従来法における再結晶
化時の多結晶シリコン膜内の結晶成長方向を示す
図である。 1はシリコン基板、2,7,9はシリコン酸化
膜、3,5,7,8は多結晶シリコン膜、6は複
数の絶縁膜からなる多層膜、10は一回目のレー
ザビーム走査で単結晶化される領域、11,17
は多結晶シリコン膜3内で、直上に多結晶シリコ
ン膜8がある領域、12,18,19は多結晶シ
リコン膜3内で、直上に多結晶シリコン膜8がな
い領域、13,14はレーザビーム走査方向、1
5,16は結晶成長方向、である。

Claims (1)

  1. 【特許請求の範囲】 1 レーザアニール法によりSOI基板を形成する
    方法において、少なくとも表面に絶縁層を備えた
    基板上に、第1の半導体膜、第1の絶縁膜、を順
    次形成し、その上に、第2の半導体膜からなるア
    イランドを多数並べた第1の領域と、これに隣接
    し、前記第2の半導体膜を設けない帯状の第2の
    領域と、第1の領域とは反対側で第2の領域に隣
    接して前記第2の半導体膜で覆われた第3の領域
    を形成した後、第3の半導体膜と第2の絶縁膜と
    を順次形成し、かつ、前記第1の絶縁膜、第2の
    半導体膜、第3の半導体膜、第2の絶縁膜の膜厚
    を、前記第1の半導体膜内で、かつ直上に前記第
    3の半導体膜が存在する領域におけるレーザパワ
    ーの吸収量が、前記第1の半導体膜内で、かつ直
    上に前記第2の半導体膜が存在しない領域におけ
    るレーザパワーの吸収量よりも大きくなる様に設
    定・作製した後、前記アイランドサイズより太
    く、かつ帯状の前記第2の領域の幅よりも太い径
    を持つレーザビームで、前記第2の領域をその領
    域にそつて第1のビーム走査して前記第1の半導
    体膜内で、かつ前記第2の領域の直下に位置する
    領域を単結晶化し、その後、レーザビーム照射時
    の半導体膜の溶融帯の幅の半分の長さより狭い間
    隔で、前記第2の領域から前記第1の領域へレー
    ザビーム照射位置をずらしつつ第1のビーム走査
    方向に対して平行な方向へ、多数回レーザビーム
    を走査し、前記第1の領域を溶融、アニールする
    ことにより、前記第1の半導体膜を単結晶化する
    ことを特徴とするSOI基板形成方法。 2 レーザアニール法によりSOI基板を形成する
    方法において、少なくとも表面に絶縁層を備えた
    基板上に、第1の半導体膜、第1の絶縁膜、を順
    次形成し、その上に、第2の半導体膜からなるア
    イランドを多数並べた第1の領域と、これに隣接
    し、前記第2の半導体膜を設けない帯状の第2の
    領域と、第1の領域とは反対側で第2の領域と隣
    接して前記第2の半導体膜で覆われた第3の領域
    を形成した後、第3の半導体膜と第2の絶縁膜と
    を順次形成し、かつ、前記第1の絶縁膜、第2の
    半導体膜、第3の半導体膜、第2の絶縁膜の膜厚
    を、前記第1の半導体膜内で、かつ直上に前記第
    3の半導体膜が存在する領域におけるレーザパワ
    ーの吸収量が、前記第1の半導体膜内で、かつ直
    上に前記第2の半導体膜が存在しない領域におけ
    るレーザパワーの吸収量よりも大きくなる様に設
    定・作製した後、前記アイランドサイズより太
    く、かつ帯状の前記第2の領域の幅より太い径を
    持つレーザビームで、前記第2の領域をその領域
    にそつて第1のビーム走査して前記第1の半導体
    膜内で、かつ前記第2の領域の直下に位置する領
    域を単結晶化し、その後、レーザビーム照射時の
    半導体膜の溶融帯の幅の半分の長さより狭い間隔
    で、前記第2の領域から前記第1の領域へレーザ
    ビーム照射位置をずらしつつ第1のビーム走査方
    向に対して鋭角になる方向へ、多数回レーザビー
    ムを走査し、前記第1の領域を溶融、アニールす
    ることにより、前記第1の半導体膜を単結晶化す
    ることを特徴とするSOI基板形成方法。 3 レーザアニール法によりSOI基板を形成する
    方法において、少なくとも表面に絶縁膜を備えた
    基板上に、第1の半導体膜、第1の絶縁膜、を順
    次形成し、その上に、第2の半導体膜からなるア
    イランドを多数並べた第1の領域と、これに隣接
    し、前記第2の半導体膜3を設けない帯状の第2
    の領域と、第1の領域とは反対側で第2の領域に
    隣接して前記第2の半導体膜で覆われた第3の領
    域を形成した後、第3の半導体膜と第2の絶縁膜
    を順次形成し、かつ、前記第1の絶縁膜、第2の
    半導体膜、第3の半導体膜、第2の絶縁膜の膜厚
    を、前記第1の半導体膜内で、かつ直上に前記第
    3の半導体膜が存在する領域におけるレーザパワ
    ーの吸収量が、前記第1の半導体膜内で、かつ直
    上に前記第2の半導体膜が存在しない領域におけ
    るレーザパワーの吸収量よりも大きくなる様に設
    定・作製した後、前記アイランドサイズより太
    く、かつ帯状の前記第2の領域の幅より太い径を
    持つレーザビームで、前記第2の領域をその領域
    にそつて第1のビーム走査して前記第1の半導体
    膜内で、かつ前記第2の領域の直下に位置する領
    域を単結晶化し、その後、前記第3の領域から前
    記第1の領域へ、かつ第1のビーム走査方向に対
    して垂直な方向に多数回レーザビームを走査し、
    前記第1の領域を溶融、アニールすることにより
    前記第1の半導体膜を単結晶化することを特徴と
    するSOI基板形成方法。
JP25307185A 1985-11-11 1985-11-11 Soi基板形成方法 Granted JPS62112315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25307185A JPS62112315A (ja) 1985-11-11 1985-11-11 Soi基板形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25307185A JPS62112315A (ja) 1985-11-11 1985-11-11 Soi基板形成方法

Publications (2)

Publication Number Publication Date
JPS62112315A JPS62112315A (ja) 1987-05-23
JPH0380336B2 true JPH0380336B2 (ja) 1991-12-24

Family

ID=17246085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25307185A Granted JPS62112315A (ja) 1985-11-11 1985-11-11 Soi基板形成方法

Country Status (1)

Country Link
JP (1) JPS62112315A (ja)

Also Published As

Publication number Publication date
JPS62112315A (ja) 1987-05-23

Similar Documents

Publication Publication Date Title
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US5310446A (en) Method for producing semiconductor film
EP0041776B1 (en) Method of manufacturing a semiconductor device comprising an isolation structure
WO2003023866A1 (en) Thin film semiconductor device and method for fabricating the same
KR900000061B1 (ko) 반도체 장치의 제조방법
JPH0380336B2 (ja)
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JPS6342417B2 (ja)
JPS6265317A (ja) 半導体単結晶膜形成のためのウエハ構造
JPH0442358B2 (ja)
JPH0652712B2 (ja) 半導体装置
JPH0410212B2 (ja)
JPH0236051B2 (ja)
JPS58180019A (ja) 半導体基体およびその製造方法
JPH0157491B2 (ja)
JPH0334847B2 (ja)
JPH0340513B2 (ja)
JPH0693428B2 (ja) 多層半導体基板の製造方法
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPS5837916A (ja) 半導体装置の製造方法
JPH0799734B2 (ja) 単結晶成長方法
JPH0573324B2 (ja)
JPS63300510A (ja) 積層型半導体装置
JPS60189218A (ja) 半導体集積回路基体の製造方法