JPH0383300A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH0383300A JPH0383300A JP1219624A JP21962489A JPH0383300A JP H0383300 A JPH0383300 A JP H0383300A JP 1219624 A JP1219624 A JP 1219624A JP 21962489 A JP21962489 A JP 21962489A JP H0383300 A JPH0383300 A JP H0383300A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- error
- memory cell
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、誤シの検出訂正機能を持つ、電気的にデー
タの書き込みと消去の可能な不揮発性ＲＯＭであるＥ
ＥＰ ＲＯＭ （Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓ
ａｂｌｅ ａｎｄ Ｐｒｏｇｒａｃｎｍａｂｌｅ ＲＯ
Ｍ ）に関するものである１゜ 〔従来の技術〕 従来のＥＥＦＲＯＭとしては、第２図に示すものがあっ
た。このような回路の例としては、例えば、８８三菱半
導体データブック・メモリ編（Ｐ。
タの書き込みと消去の可能な不揮発性ＲＯＭであるＥ
ＥＰ ＲＯＭ （Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓ
ａｂｌｅ ａｎｄ Ｐｒｏｇｒａｃｎｍａｂｌｅ ＲＯ
Ｍ ）に関するものである１゜ 〔従来の技術〕 従来のＥＥＦＲＯＭとしては、第２図に示すものがあっ
た。このような回路の例としては、例えば、８８三菱半
導体データブック・メモリ編（Ｐ。
９−３参照）に記載されている。図中（１１はアドレス
用の入力バッファ、（２）はアドレスデコーダ、（３ａ
）はメモリセルアレイ、（４）は制御回路、（６）はデ
ータ用の人出力バツファである。
用の入力バッファ、（２）はアドレスデコーダ、（３ａ
）はメモリセルアレイ、（４）は制御回路、（６）はデ
ータ用の人出力バツファである。
次にこの回路の動作について説明する。まずデータの書
き込みについて説明する。外部より与えられたアドレス
信号は、入力バッファ（１）を経由してアドレスデコー
ダ（２）に加えられる。アドレスデコーダ（２）は、ア
ドレス信号によって指定されるメモリセルを選択する。
き込みについて説明する。外部より与えられたアドレス
信号は、入力バッファ（１）を経由してアドレスデコー
ダ（２）に加えられる。アドレスデコーダ（２）は、ア
ドレス信号によって指定されるメモリセルを選択する。
一方、データは人出カバソファ（６）を通してアドレス
信号によって選択でれているメモリセル（３ａ）に加え
られ記憶される。次をデータの読み出しについて説明す
る。外部より」えられたアドレス信号は入カバソファ（
１）を経由１テアトレステコーダ（２）に加えられる。
信号によって選択でれているメモリセル（３ａ）に加え
られ記憶される。次をデータの読み出しについて説明す
る。外部より」えられたアドレス信号は入カバソファ（
１）を経由１テアトレステコーダ（２）に加えられる。
アドレスデコーダ（２）はアドレス信号によって指定さ
れるメ→リセルを選択する。選択されたメモリセルから
ラータワードが出力され、人出カバッファ（６）にょｌ
外部へ出力される。
れるメ→リセルを選択する。選択されたメモリセルから
ラータワードが出力され、人出カバッファ（６）にょｌ
外部へ出力される。
従来のＥＥＦＲＯＭは以上のように構成され１ｉ？υ、
データを書き込むときは、アドレスで指ガされたメモリ
セルにそのデータを書き込み、データを読み出すときに
は、アドレスで指定されたメモリセルからデータを読み
出してくるだけであ二た。そのため、データに誤すが発
生してもそれを検出できず、誤ったデータをそのまま使
用しなければならず信頼性が低下するという間細点があ
った。
データを書き込むときは、アドレスで指ガされたメモリ
セルにそのデータを書き込み、データを読み出すときに
は、アドレスで指定されたメモリセルからデータを読み
出してくるだけであ二た。そのため、データに誤すが発
生してもそれを検出できず、誤ったデータをそのまま使
用しなければならず信頼性が低下するという間細点があ
った。
この発Ｅ！Ａは上記のような問題点を解消するためにな
されたもので、誤りの検出を行いそれを訂正することの
できるＥＥＦＲＯＭを提供することを目的とする。
されたもので、誤りの検出を行いそれを訂正することの
できるＥＥＦＲＯＭを提供することを目的とする。
Ｃ’Ｒ題を解決するための手段〕
本発明に係るＥＥＰＲＯＭは、誤りの検出と訂正を行う
回路を設け、データを書き込むときは誤り検出用の冗長
ワードをデータとともにメモリセルに書き込み１．デー
タを読み出すときは読み出したデータと冗長ワードから
誤りが発生したかどうかを検出し、誤りが発生していれ
ば正しいデータをメモリに書き込みなかすようにしたも
のである。
回路を設け、データを書き込むときは誤り検出用の冗長
ワードをデータとともにメモリセルに書き込み１．デー
タを読み出すときは読み出したデータと冗長ワードから
誤りが発生したかどうかを検出し、誤りが発生していれ
ば正しいデータをメモリに書き込みなかすようにしたも
のである。
本発明にかけるＥＥＦＲＯＭは、誤りの検出と訂正を行
う回路により、読み出したデータに誤すが発生していれ
ば、正しいデータに訂正してメモリに書き込みなおし、
外部へ出力するためＥＥＦＲＯＭの信頼性が上がる。
う回路により、読み出したデータに誤すが発生していれ
ば、正しいデータに訂正してメモリに書き込みなおし、
外部へ出力するためＥＥＦＲＯＭの信頼性が上がる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による、半導体メモリの構成
図である。第１図にかいて、第２図と同一符号は同一ま
たは相当部分を示し、（１）はアドレス用ノ入カハッフ
ァ、（２）はアドレスデコーダ、（３ａ）［Ｐ−タワー
ドを記憶するためのメモリセルアレイ％ （３ｂ）は
冗長ワードを記憶するためのメモリセルアレイ、（４）
は制御回路、（５）は誤り検出訂正回路、（６）はデー
タ用の入出力バッファである。次に第１図を参照して動
作について説明する。まずデータの書き込みについて説
明する。外部よう与えられたアドレス信号は、入力バッ
ファ（１１を経由ジチアドレスデコーダ（２）に加えら
れる。アドレスデコーダ（２）は、アドレス信号によっ
て指定されるメモリセルを選択する。一方、データはバ
ッファ（６）を通してデータワードを記憶するメモリセ
ル（３ａ）に加えられるとともに、誤り検出訂正回路（
５）に加えられる。誤す検出訂正回路（６ンにかいては
、加えられたデータをもとに誤りの検出や訂正に必要な
冗長ワードを生成する。入力されたデータはデータ用の
メモリセルアレイ（３ａ）に記憶てれ、データをもとに
誤り検出訂正回路（５）によって生５５．すれた冗長ワ
ードは冗長ワード用のメモリセルアレイ（３ｂ）に記憶
でれる。次にデータの読み出しについて説明する。外部
より与えられたアドレス信号は入カバソファｌｔ−経由
してアドレスデコーダ（２）に加えられる。アドレスデ
コーダ（２）はアドレス信号によって指定されるメモリ
セルを選択する。選択トれたメモリセルからデータワー
ドと冗長ワードが出力され、誤す検出訂正回路（６）に
加えられる。。
図である。第１図にかいて、第２図と同一符号は同一ま
たは相当部分を示し、（１）はアドレス用ノ入カハッフ
ァ、（２）はアドレスデコーダ、（３ａ）［Ｐ−タワー
ドを記憶するためのメモリセルアレイ％ （３ｂ）は
冗長ワードを記憶するためのメモリセルアレイ、（４）
は制御回路、（５）は誤り検出訂正回路、（６）はデー
タ用の入出力バッファである。次に第１図を参照して動
作について説明する。まずデータの書き込みについて説
明する。外部よう与えられたアドレス信号は、入力バッ
ファ（１１を経由ジチアドレスデコーダ（２）に加えら
れる。アドレスデコーダ（２）は、アドレス信号によっ
て指定されるメモリセルを選択する。一方、データはバ
ッファ（６）を通してデータワードを記憶するメモリセ
ル（３ａ）に加えられるとともに、誤り検出訂正回路（
５）に加えられる。誤す検出訂正回路（６ンにかいては
、加えられたデータをもとに誤りの検出や訂正に必要な
冗長ワードを生成する。入力されたデータはデータ用の
メモリセルアレイ（３ａ）に記憶てれ、データをもとに
誤り検出訂正回路（５）によって生５５．すれた冗長ワ
ードは冗長ワード用のメモリセルアレイ（３ｂ）に記憶
でれる。次にデータの読み出しについて説明する。外部
より与えられたアドレス信号は入カバソファｌｔ−経由
してアドレスデコーダ（２）に加えられる。アドレスデ
コーダ（２）はアドレス信号によって指定されるメモリ
セルを選択する。選択トれたメモリセルからデータワー
ドと冗長ワードが出力され、誤す検出訂正回路（６）に
加えられる。。
誤す検出訂正−路（５）は、データワードと冗長ワード
から誤りが発生していないかどうかを調べる。
から誤りが発生していないかどうかを調べる。
誤りが発生していない場合は、データワードが外部へ出
力される。誤υが発生している場合は、誤す検出訂正回
路（６）により誤りを訂正して正しいデータをメモリセ
ルに書き込み、外部へ出力する。
力される。誤υが発生している場合は、誤す検出訂正回
路（６）により誤りを訂正して正しいデータをメモリセ
ルに書き込み、外部へ出力する。
もちろんＥＥＦＲＯＭであるからＥＥＰＲＯＭに対して
電源の供給を停止してもＥＥＦＲＯＭ内のデータや冗長
ワードは消失することはなく記憶でれたままである。
電源の供給を停止してもＥＥＦＲＯＭ内のデータや冗長
ワードは消失することはなく記憶でれたままである。
以上のように、この発明によればＥＥＰＲＯＭ内に誤り
の検出訂正を行う回路を設けたので、誤すが発生しても
それを検出し訂正することのできる信頼性の高いＥＥＦ
ＲＯＭが得られる効果がある。
の検出訂正を行う回路を設けたので、誤すが発生しても
それを検出し訂正することのできる信頼性の高いＥＥＦ
ＲＯＭが得られる効果がある。
３１図はこの発明の一実施例による半導体メモリの構成
図、第２図は従来の半導体メモリの構成図。 （１）・・・入カバソファ、（２）・・・アドレスデコ
ータ、（３ａ）・・・データワード用メモリセルアレイ
％ （３ｂ）・・・冗長ワード用メモリセルアレイ、
（４）・・・制御回路、（６）・・・誤り検出訂正回路
、（６）・・・入出力バッ７ア、。 なか、図中、同一符号は同一 又は相当部分を示す。
図、第２図は従来の半導体メモリの構成図。 （１）・・・入カバソファ、（２）・・・アドレスデコ
ータ、（３ａ）・・・データワード用メモリセルアレイ
％ （３ｂ）・・・冗長ワード用メモリセルアレイ、
（４）・・・制御回路、（６）・・・誤り検出訂正回路
、（６）・・・入出力バッ７ア、。 なか、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 半導体集積回路上に電気的にデータの書き込みと消去
の可能な不揮発性ＲＯＭアレイと誤りの検出訂正が可能
な回路を備え、データの書き込みの際はデータから前記
誤りの検出訂正が可能な回路により冗長ワードを生成し
てデータと冗長ワードを前記ＲＯＭアレイに書き込み、
データの読み出しの際は前記ＲＯＭアレイからデータと
冗長ワードを読み出し、データと冗長ワードから前記誤
りの検出訂正が可能な回路により誤りの検出を行い、誤
りが発生していれば前記誤りの検出訂正が可能な回路に
より誤りを訂正し、正しいデータをメモリセルに書き込
みなおし、正しいデータを外部へ出力するようにしたこ
とを特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219624A JPH0383300A (ja) | 1989-08-24 | 1989-08-24 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219624A JPH0383300A (ja) | 1989-08-24 | 1989-08-24 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383300A true JPH0383300A (ja) | 1991-04-09 |
Family
ID=16738447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219624A Pending JPH0383300A (ja) | 1989-08-24 | 1989-08-24 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383300A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831933A (en) * | 1993-05-14 | 1998-11-03 | Fujitsu Limited | Programmable semiconductor memory device |
| US6026052A (en) * | 1994-05-03 | 2000-02-15 | Fujitsu Limited | Programmable semiconductor memory device |
-
1989
- 1989-08-24 JP JP1219624A patent/JPH0383300A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831933A (en) * | 1993-05-14 | 1998-11-03 | Fujitsu Limited | Programmable semiconductor memory device |
| US6262924B1 (en) | 1993-05-14 | 2001-07-17 | Fujitsu Limited | Programmable semiconductor memory device |
| US6026052A (en) * | 1994-05-03 | 2000-02-15 | Fujitsu Limited | Programmable semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821278B2 (ja) | 半導体集積回路 | |
| JP3892832B2 (ja) | 半導体記憶装置 | |
| JP2009181425A (ja) | メモリモジュール | |
| JP4050091B2 (ja) | 半導体メモリ装置 | |
| JP2005044341A (ja) | 書き込み防止可能なバッファメモリを有するメモリ装置及びそれを含む情報処理システム | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| KR20080114208A (ko) | 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 | |
| JPH0383300A (ja) | 半導体メモリ | |
| JP4742553B2 (ja) | 記憶装置 | |
| JP2005050442A (ja) | 冗長メモリ回路 | |
| JP3157787B2 (ja) | 記憶装置 | |
| JPH04162300A (ja) | 半導体メモリ | |
| JPH02270200A (ja) | 半導体メモリ装置 | |
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JPH02206099A (ja) | ダイナミツクｒａｍ | |
| JPH02177099A (ja) | 半導体記憶装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPS6024492B2 (ja) | メモリシステム | |
| JPS61182151A (ja) | 半導体記憶装置 | |
| JPH11203892A (ja) | 半導体不揮発性記憶装置 | |
| JP3482999B2 (ja) | メモリチップ縮退制御装置 | |
| JPS61192099A (ja) | 半導体記憶装置 | |
| JPH06203591A (ja) | 半導体記憶装置 | |
| JPH02202655A (ja) | 記憶装置 | |
| JPS6223902B2 (ja) |